Устройство для измерения параметров магнитных лент Советский патент 1988 года по МПК G01R33/12 G11B27/36 

J

СО 4 СО Ч О)

Изобретение относится к магнитной записи, а именно к приборам для оценки качества носителей магнитной запи- си, и может быть использовано для идентификации размеров дефектов и неоднородно стей, случайным образом распределенных в рабочем слое носителя магнитной записи. Устройство позволяет повысить точность определения структурных шумов -и автоматизировать процесс измерения. Сигналы, поступающие с генератора 1 и источника 2 по

I Запуск

сргоянного тока, через усилитель 3 подаются на первый и второй каналы го- лЬвки 4 записи. Сигналы, записанные Hja носитель магнитной записи, воспроизводятся головкой 7 воспроизведения. Сигнал первого канала усиливается усилителем 5 и подается на форми- рЬватель 6 огибающей, а с его выхо. - Д1а - на аналоговый вход АЦП 8. С вто- р|ого канала воспроизведенный сигнал подается на аналоговый вход АЦП 14 через интегратор 12 и усилитель 13. В блоке 9 памяти формируются коды зна чвний контактной составляющей шума, В блоке 1I памяти формируются коды

1

Изобретение относится к магнитной зр.писи, а именно к приборам для оценки качества носителей магнитной за- плси (НМЗ), и может быть использова- н|э для идентификации размеров дефек- тЬв и неоднородностей, случайным об- р1азом распределенных в рабочем слое

Воспроизведение сигналов, записанных на НМЗ 5 сопровождается модуляционными шумами, которые обусловлены агнитной неоднородностью НМЗ и сос- тЬянием его поверхности. Модуляцион- фш шум имеет две составляющие: кон- т актную и структурную. Контактная фставляющая определяется характером 1|зменения неконтакта головка - НМЗ , ci структурная составляющая шума определяется степенью неоднородности рас- Пределения магнитных .частиц в рабочем слое НМЗ. Хотя размеры частиц, обра- г ующих рабочий слой НМЗ, сильно различаются междз собой (0,1-3 мкм), тем не менее в случае равномерного их распределения в рабочем слое структур 1ШЙ шум НМЗ минимален. В результате образования структурных неоднороднос- тей в процессе изготовления НМЗ снижаются электроакустические показатели НМЗ. Дпя целенаправленного улучшения качества НМЗ необходимо .локализовать и идентифицировать источники помех.

Цель изобретения - повьшение точности определения структурных шумор и автоматизация процесса измерения.

значений общего шума. С помощью блока 10 вычисления преобразования Фурье, формирователя 16 обратной сверточной матрицы и блока 17 матричного умножения производится вьщеление дискретных значений спектра структуры шумов, которые выдаются на анализатор 18 и регистратор 19. В соответствии с задачами анализа спектра в анализаторе 18 производится поиск пиков спектра и его характерных частот. По полученным значениям характерных частот спектра.шумов идентифицируются размеры неоднородностей носителя магнитной записи. 3 з.п, ф-лы, 5 ил.

На.фиг. 1 изображен вариант структурной схемы предлагаемого устройства; на фиг. 2 - то же, блок управления; на фиг. 3 - то же, формирователя обратной сверточной матрицы; на фиг. 4 - временные диаграммы в, некоторых точках формирователя обратной сверточной матрицы; на фиг. 5 - структурная схема блока матричного умножения .

Генератор 1 гармонического сигнала и источник 2 постоянного тока чере усилитель 3 записи соединены с двух- канальной записываюш;ей магнитной головкой 4. Через усилитель воспроизведения (УВ) 5, формирователь 6 огибающей первый канал воспроизводящей магнитной головки 7 подключен к аналоговому входу первого АЦП 8, выход которого связан с входом блока 9 памяти, выход которого подключен к входу блока 10 вычисления преобразования Фурье (ВПФ), к этому же входу подключен выход блока 11 памяти, к информационному входу которого через интегратор 12, второй УВ 13, второй A1JJI 14-подключен второй канал магнитной головки 7. Первый выход блока 15 управления соединен с запускающими входами .АЦП 8 и А1Щ 14, второй выход блока 15 соединен с входами управления записи блоков 9 и 11 памяти, а третий выход блока 15 подключен к запускающему входу ВПФ 10, первьш выход которого связан с входами управления считыванием блоков 9, 11 памяти. Второй выход ВПФ 10 связан с ин- .формационным входом формирователя 16 обратной сверточной матрицы (ФОСМ), запускающий выход которого подключен к управляемому входу блока 17 матричного умножения, с первым информационным входом которого связан информационный выход ФОО{ 16, ас ВТО- рым информационным входом блока 17 связан третий выход ВПФ 10. Первый адресный выход блока 17 соединен с адресным входом фОСМ 16, а второй адресный выход блока 17 - с адресным входом ВПФ 10. Управляющий выход блока 17 связан с входами управления считьтанием ФОС1-1 16 и ВПФ 10. Информационный выход блока 17 связан с входом анализатора 18, выход которо- го связан с входом регистратора 19.

Выход триггера 20 через управляемый генератор 21 связан с входом элемента 22 временной задержки, входом первого счетчика 23,и с первым выходом блока 15 управления. Выход первого счетчика 23 подключен к сбросовому выходу триггера 20, к третьему выходу блока 15 и к сбросовому входу второго счетчика 24, выход ко- торого и выход элемента 22 подключены к второму выходу блока 15, Управляющая шина первого входа ФОСМ 16 соединена с первым входом элемента И 25, с вторым входом которого сое- динен инверсный выход триггера 26, прямой выход которого связан с.входом управляемого генератора 27, выход которого соединен со счетным входом счетчика 28, а также через эле- мент задержки 29 с первыми входами элементов ИЛИ 30-32. Выход элемента ИЛИ 30 соединен со сбросовым входом триггера 33, к установочному входу которого через элемент ЗА задержки подключен выход элемента ИЛИ 31. Выход элемента ИЛИ 32 соединен с входом счетчика 35, выход последнего разряда которого связан с входом счечика 36, выход последнего разряда ко торого подключен к установочным входам триггеров 37, 38, а также к сбросовому входу триггера 26, к установочному входу которого через формирователь 39 подключен последний разряд счетчика 35, многоразрядный выход которого с многоразрядным выходом счетчика 36 подсоединен к многоразрядному входу элемента И 40, к

JQ 0

5 о Q j

5

разрешающему входу которого подключен прямой выход триггера 33, инверсный выход которого связан с иервымз- Рсяэрешающими входами элементов И 41, 42„ К второму разрешающему входу элемента И 41 подключен инверсный выход триггера 37, прямой выход которого соединен с разрешающим входом элемента И 43 и с входом управляемого генератора 44, выход которого связан с вторыми входами элементов ИЛИ 30, И 42,,И 45, с первым входом элемента И 46, с вторым входом которого соединен инверсный выход триггера 47. Выход элемента И 46 подключен к входу счетчика 48, выход последнего разряда которого через формирователь 49 соединен с установочным входом триггера 47, а также с входом счетчика 50, многоразрядный выход которого с многоразрядным выходом счетчика 48 подключен к многоразрядному входу элемента И 43, выход которого, а также выходы элементов И 40 и 41 соединены с вхо-. дом регистра 51 адреса. Многоразрядный вход элемента И 41 соединен с выходом счетчика 28. Выход регистра 5 адреса соединен с адресными шинами узла 52 оперативной памяти, первый управляемый вход которого связан с выходом элемента И 42, а второй управляемый вход узла 52 соединен с инверсным выходом триггера 33, который через элемент 53 задержки связан с третьим.входом элемента ИЛИ 30. Шины данных узла 52 и шины данных узла 54 постоянной памяти связаны с буферным регистром 55, вход - вьтод ко- торого подключен к шинам данных первого входа блока 16 и шинам тического узла 56, выход которого подключен к входу узла 57 оперативной памяти, а управляемый вход арифметического узла 56 соединен с первым управляющим выходом узла 58 последовательности операций, второй выход которого подключен к запускающему выходу ФОСМ 16 и к сбросовому входу триггера 38, выход которого связан с управляемым входом узла 58, выход которого соединен с адресными шинами узла 57. Вькод триггера 47 подключен к первому входу элемента И 45, выход которого связан с входом считывания узла 54 и с входом счетчика 59, выход последнего разряда которого соединен с входом счетчика 60, выход которого и выход счетчика 59 подключены к адресным шинам узла 54. Выход последнего разряда счетчика 59 через формирователь 61 подключен к сбросовому входу триггера 47, а вькод последнего разряда счетчика 60 через формирователь 62 подключен к сбросовому входу триггера 37, 111ины данных узла 57 соединены с информационным выходом ФОСМ 16, адресный вход которого связан с адресными шинами, а вход управления считыванием - с шиной считывания узла 57 оперативной памяти. Управляемый вход блока 57 связан с установоч10

стота следования которых равна частоте дискретизации сигналов, поступающих на аналоговые входы АЦП 8 и 14. В соответствии с частотой дискретизации, поступающей на запускаюшие входы АЦП, на их выходе выдаются коды, характеризующие сигналы в дискретные моменты времени Импульсы, задержанные элементом 22 на время Т, равное времени преобразования АЦП, рьщаются с второго выхода блока 15 управления одновременно с адресом, формируемым

счетчиком 24 адреса. Коды значений ным входом триггера 63, выход которо- 15 контактной составляющей шума фсрмиру- го соединен с управляемым входом уз- ются в блоке 9 памяти, а коды значе- ла 64 последовательности операций, ний общего шума - в блоке 11 па.мяти. Через управляемый генератор 65 выход. Импульсы, вьщаваемые генератором 21, триггера 63 связан с входами элементов поступают на счетчик 23 длины масси- 66, 67 временной задержки и счетчика- 20 дпина определяется требуемой ми 68, 69. Первый выход узла 64 по- точностью разрещения по частоте исследуемого спектра. При заполнении заданной длины массива с выхода счетчика 23 на третий выход блока I5 вы- 25 дается управляющий сигнал по запуску ВПФ 10, счетчик7 24 устанавливается в

слёдовательности операций подключен 10 сбросовму входу триггера 63, а второй выход узла 64 связан с первым входом арифметического узла 70, к второму входу которого подключен выход элемента 66. Выходы узлов 70 и 64 подключены к информационному выходу блока 17, Выход второго элемента 67 временной задержки связан с управляющим выходом блока 17, Выход первого счетчика связан с первым ад- ресньм выходом блока 17, а выход второго счетчика - с вторым адресным

исходное состояние, а триггер 20 устанавливается в положение, запрещающее работу генератора 21, 30 При запуске ВПФ 10 на его первый выход поступают импульсы считывания кодов из блоков 9 и П, В результате вычисления преобразования Фурье в памяти ВПФ 10 сформированы спектры конвыходом блока 17, первый и второй ин- „ц тактного и общего щума, при этом вна- формационные входы которого связаны чале расечитьтается : спектр общего

шума,

с третьим и четвертым входами узла 70

Устройство согласно изобретению работает следующие образом.

а затем спектр контактного щума По мере поступления с6ставляюи 1х контактного шума с выхода ВПФ 10 на вход

Сигналы, поступающие с генератора 40 ФОСМ 16 в формирователе начинает фор1 и Источника 2 постоянного тока 2, через усилители 3 подаются на первьй и второй Каналы головки 4 записи. Сигналы, записанные на носитель магмироваться срерточная обратная матрица контактного шума. Наряду с результатом вычисления составляющих спектра Фурье, поступающих по щинам нитной записи, воспроизводятся голов- 45 Данных информационного входа ЮСМ 16 кой 7 воспроизведения. Сигнал первого из ВПФ 10, в ФОСМ 16 из ВПФ 10 выда- канала усиливается усилителем 5 и по- ется управляющий сигнал, который по- дается на формирователь 6 огибающей, ступает на первый вход элемента И 25, а с его выхода - на аналоговый вход При наличии разрешающего потенциала с АЦП 8, С второго канала головки 7 че- gQ инверсного выхода триггера 26 импульрез интегратор 12, усилитель. 13 сигнал подается на аналоговый вход АЦП 14, При запуске устройства для измерения параметров носителя магнитной

сы записи с элемента И 25 через элемент ИЛИ 31, элемент 34 задержки поступают на установочный вход триггера 33, Эти же импульсы с выхода элезаписи на измерение триггер 20 уста-55 25 через элемент ИЛИ 32 понавяивается в единичное положение иступают на вход счетчика 35, Поступзапускается управляемый генератор 21,ление импульса записи (фиг. 4а) результате с первого выхода блоказывает опрокидывание триггера 33, в

15 управления выдаются импульсы, ча-результате чего на вход элементов И

стота следования которых равна частоте дискретизации сигналов, поступающих на аналоговые входы АЦП 8 и 14. В соответствии с частотой дискретизации, поступающей на запускаюшие входы АЦП, на их выходе выдаются коды, характеризующие сигналы в дискретные моменты времени Импульсы, задержанные элементом 22 на время Т, равное времени преобразования АЦП, рьщаются с второго выхода блока 15 управления одновременно с адресом, формируемым

исходное состояние, а триггер 20 устанавливается в положение, запрещающее работу генератора 21, 30 При запуске ВПФ 10 на его первый выход поступают импульсы считывания кодов из блоков 9 и П, В результате вычисления преобразования Фурье в памяти ВПФ 10 сформированы спектры коншума,

а затем спектр контактного щума, По мере поступления с6ставляюи 1х контактного шума с выхода ВПФ 10 на вход

мироваться срерточная обратная матрица контактного шума. Наряду с результатом вычисления составляющих спектра Фурье, поступающих по щинам Данных информационного входа ЮСМ 16 из ВПФ 10, в ФОСМ 16 из ВПФ 10 выда- ется управляющий сигнал, который по- ступает на первый вход элемента И 25, При наличии разрешающего потенциала с инверсного выхода триггера 26 импульсы записи с элемента И 25 через элемент ИЛИ 31, элемент 34 задержки поступают на установочный вход триггера 33, Эти же импульсы с выхода эле41 и 42 выдается эапрещаюпдай потенциал, а на вход элемента И 40 - разрешающий. Коды адреса через элемент И 40 выдаются в регистр 51 адреса при наличии управляющего сигнала с триггера 33, информация с регистра 55 заносится в узел 52 оперативной памяти по соответствующему адресу. После записи очередного члена массива значений спектральных составляющих через элемент 53 задержки (фиг. 4б) и элемент ИЛИ 30 вьодается импульс сброса триггера 33. По заполнению счетчика 35 (длина массива N) с выхода счетчика 35 через формирователь 39 вьодается импульс установки триггера 26, в результате чего запрещается прохождение импульсов в ВПФ 10 и разрешается работа управляемого генератора 27 (4в).

По первому импульсу генератора 27 на счетчике 28 с предварительно установленным кодом (N-1) устанавливается код N, что соответствует адресу последнего операнда массива спектра контактного шума. Через промежуток времени Т2 (фиг. 4г), необходимый на установку адреса считьшания, с элемента 29 через элемент ИЛИ 30 и триггер 33 выдается импульс считывания в узел 52 оперативной памяти, одновременно с триггера 33 вьщается разрешающий потенциал на элемент И 4I, тем самым с последнего код адреса считывания поступает через регистр 51 на адресные шины узла 52 памяти. Информация, считанная из ячейки N, поступает в триггер 55. Кроме того, импульс с выхода элемента 29 через элемент ИЛИ 32 поступает на последовательно соединенные счетчики 35, 36 и устанавливает код (N+1), что соответствует нулевой ячейке второй строки формируемой сверточной матрицы. По поступлению импульса с выхода элемент 29 через элемент ИЛИ 31 и элемент 34 задержки через время ТЗ (фиг, 4д) производится запись информации с регистра 55 по адресу (К+1), Следующий импульс с генератора 27 устанавливает счетчик 28 в О, а счетчики-35, 36 - в состояние (N+2). В результате информация нулевой ячейки первой строки матрицы записывается в первую ячейку второй строки. Таким образом, формируется сверточная матрица вида

SK

S,K

SMI, S

с Q

Nk

k SIK

ЗннкЗкк.Б,,

2ц-2к Н-1и Мк

. SM-IKS

IK - N-IK гЗи.-;

4V

Sjk SjK SIK

SNK

it 4К 5l « «Sf

Формирование сверточной кадровой

матрищ.1 заканчивается по заполнению счетчиков 35, 36 числом N-N, при этом импульсом с последнего разряда счетчика 36 опрокидывается триггер 26, запрещается работа управляемого

5 генер.9тора 27. Одновременно со сбросом триггера 26 устанавливается триггер 37, разрешая тем самым работу управляемого генератора 44. Импульсы с выхода генератора 44 через

элемент И 46, на который с триггера 47 выдается разрешающий потенциал,поступают на счетчик 48, с помощью которого формируется адрес считьшания, поступающий в регистр 51 через мно5 горазрядный элемент И 43, поскольку на этот элемент И 43 поступает разрешающий потенциал с триггера 37, Как только число импульсов достигнет N, с последнего разряда счетчика 48 че0 рез формирователь 49 выдается импульс установки триггера 47, в результате чего с триггера 47 подается разрешающий потенциал на элемент И 45 ч за- прещающий потенциал на элемент и 46,

5 т,е, прекращается считывание шнформа ции с узла 54 постоянной памята, в которой хранится единичная матрицу вида

000,..010 000...001

Поступление импульсов с генератора 44 через элемент И 45 позволяет считать первую строку единичной матрицы вида:

50

iooo...ooo.

Об окончании строки матрицы сигнализирует импульс с последнего разряда счетчика 59, который через форми- 55 рователь 61 поступает на сбросовый вход триггера 47, с которого выдается разрешающий потенциал для элемента И 46 и запрещающий потенциал для

143Д376

элемента И 59, в результате считывается вторая строка сверточной матрицы, затем п поступлению импульса вновь опрокидьшается триггер 47 и считывается вторая строка единичной матрицы. Процесс считывания продолжается до заполнения счетчиков 48, 50 и 59, 60, По импульсу с последнего разряда счетчика 60 через формирователь 62 с.брасьгоается тригге |37 и считывание прекращается. Таким |образом, считьшаемая с узлов опера- |тивной 52 и постоянной 54 памяти ин- формация имеет вид:

1К 100, ,,00

iSK

..SN.iKSMkOIO,,,00 .Sv..001 ,,,00

I

ВкцЗ,ц

SN-5l N.2fe

s, Sit 000,.,Td

( 000,,,01

I Считанная информация через регистр |55 поступает в арифметический узел 156, где на основании последователь- |ности операций, задаваемых узлом 58, ПРОИЗВОДИТСЯ вычисление элементов обратной матрицы . Последовательность операций строится по методу исключения Гаусса,

Вычисления инициируются разрешаю- Йим управляющим сигналом триггера 38, Этот сигнал формируется в резуль- тате опрокидывания триггера импуль- ом с последнего разряда счетчика 36, Помимо кодовьпс значений элементов рбратной сверточной матрицы, выдавае- Иых с арифметического узла 56, поступающих в узел 57 оперативной памя- ги, в этот узел 57 поступают коды ад- записи. По окончании вычисления элементов обратной сверточной матрицы со второго управляющего выхода узла 58 вьщается сигнал сброса триггера 38 и запуска блока 17; Запускающий импульс с ФОСМ поступает на управляемый вход блока 17 матричного умножения, дале.е на установочный вход триггера 63, с выхода которого выдаются управляющие сигналы на запуск узла 64 последовательности операций и управляемого генератора 65. По импульсам генератора 65 на выходах счетчиков 68, 69 формируются коды адресов, по которым информациям, считьгааемая

20

30

40

45

50

Кроме того, с выхода узла 64 вы- 5 дается порядковый номер операнда, а с выхода узла 70 - численное значение операнда, что соответствует дис кретным значениям спектральных составляющих структурного шума носител магнитной записи.

По вычислению N-ro (последнего) элемента матрицы - строки, характеризующие дискретные значения структурного шума, с узла последоват(гль- 25 ности операций вьщается сбрасывающий импульс на триггер 63,

Дискретные значения спектра стру турных шумов вьщаются на анализатор 18 и регистратор 19. В соответствии с задачами анализа спектров в анали заторе 18 производится поиск пш:ов спектра и его характерных частот. По полученным значениям характерных частот спектра шумов идентифицируют 35 ся размеры. неодНородностей носителя магнитной записи.

Формула изобрете и

1, Устройство для измерения пара метров магнит ных лент, содержаще:е каналы записи, состоящие из усилите лей и генератора, кана,ты воспроизве дения, состоящие из усилителя и :фор мирователя, а также статистический анализатор, подключенный к выходу к нала воспроизведения, отличающееся тем, что, с целью повы шения точности определения структур ных шумов и автоматизации процесса измерения, в него дополнительно вве дены в канал записи источник постоянного тока, и в канал воспроизведе ния - интегратор, подключенный к вх

сигналами элемента 67 задержки с бло- 55 ду второго усилителя воспроизведеков ВПФ 10 и ФОСМ 16, поступает по информационным входам блока 17 на вход арифметического узла 70, В узле

10

70 no командам с узла 64 осуг1,ествля- ется вычисление элементов матри;1Ц)1 структурного шума носителя магнитной записи, характеризующего его статическую неоднородность

Si, . ,s...s,;|.

J

Эта формула соответствует умножению матрицы составляющих общего иума сверточной обратной матрицы S контактного шума,

Кроме того, с выхода узла 64 вы- дается порядковый номер операнда, а с выхода узла 70 - численное значение операнда, что соответствует дискретным значениям спектральных составляющих структурного шума носителя магнитной записи.

По вычислению N-ro (последнего) элемента матрицы - строки, характеризующие дискретные значения структурного шума, с узла последоват(гль- ности операций вьщается сбрасывающий импульс на триггер 63,

Дискретные значения спектра структурных шумов вьщаются на анализатор 18 и регистратор 19. В соответствии с задачами анализа спектров в анализаторе 18 производится поиск пш:ов спектра и его характерных частот. По полученным значениям характерных частот спектра шумов идентифицируют- ся размеры. неодНородностей носителя магнитной записи.

40

45

50

Формула изобрете ия

1, Устройство для измерения параметров магнит ных лент, содержаще:е каналы записи, состоящие из усилителей и генератора, кана,ты воспроизведения, состоящие из усилителя и :формирователя, а также статистический анализатор, подключенный к выходу канала воспроизведения, отличающееся тем, что, с целью повышения точности определения структурных шумов и автоматизации процесса измерения, в него дополнительно введены в канал записи источник постоянного тока, и в канал воспроизведения - интегратор, подключенный к вхония, а статистический анализатор состоит из аналого-цифровых преобра зо- вателей, блока управления, блокев.памяти, блока вычисления преобразования Фурье, формирователя обратной сверточной матрицы, блока матричного умножения, причем выход формирователя, выделяющего огибающую, соединен с аналоговым входом первого аналого- цифрового преобразователя, выход которого связан с первым блоком памяти, а выход второго усилителя воспроизведения через второй аналого-цифровой преобразователь подключен к второму блоку памяти, первый выход блока управления связан с входами уп20

25

30

35

равления записью блоков памяти, выхо- 15 ративной памяти, арифметический узел ды которых подключены к информационному входу блока вычисления преобразования Фурье, с запускающим входом которого связан третий выход блока управления, а первый выход блока вычисления преобразования Фурье подключен к входам управления считыванием блоков памяти, второй выход блока вычисления преобразования Фурье соединен с информационным входом формирователя обратной сверточной матрицы, запускающий .выход которого соединен с управляемым входом блока матричного умножения, с первым информационным входом которого связан информа- ционный выход формирователя обратной сверточной матрицы, а с вторым информационным входом блока матричного умножения связан третий выход блока вычисления преобразования Фурье, первый адресный выход блока матричного умножения соединен с адресным входом формирователя обратной сверточной матрицы, а второй адресный выход блока умножения - с адресным входом блока вычисления преобразования Фурье, управляющий выход блока матричного умножения связан с входами управления считьшания формирователя обратной сверточной матрицы и блока вычисления преобразования Фурье.

45

ВО

55

и уз&1 последовательности операций, причем первый вход первого элемента И соединен с управляющей шиной первого входа формирователя обратной сверточной матрицы, второй вход первого элемента И подключен к инверсному выходу первого триггера, прямой выход которого связан с входом первого управляемого генератора, выход которого связан со счетным входом первого счетчика, а также через первый элемент задержки - с первыми входами трех элементов ИЛИ, выход первого элемента ИЛИ соединен со сбросовым входом второго триггера, к уста новочному входу которого через второй элемент задержки подключен выход второго элемента ИЛИ, выход третьего эле мента ИЛИ соединен с входом второго счетчика, выход последнего разряда которого подключен к установочным входам третьего и четвертого триггеров, а также к сбросовому входу первого триггера, к установочному входу которого через первый формирователь подключен выход последнего разряда вт рого счетчика, многоразрядный выход которого совместно с многоразрядным выходом третьего счет чика подсоединен к многоразрядному входу второго элемента И, к разрешающему входу которого подключен прямой выход второго триггера, инверсный выход которого связан с первыми разрешающими входами третьего и четвертого элементов И, к второму разрешающему входу третьего элемента И подключен инверсный выход третьего триггера, прямой выход которого соединен с разрешающим входом пятого элемента И и с входом второго управляемого генератора, выход которого связан с вторыми входами пер вого элемента ИЛИ, четвертого и шес- того элементов И, а также первым вхо

мента задержки подк:гючен к входу второго счетчика, выход которого и выход элемента задержки являются вторым выходом блока управления,

5

0

5

5 ративной памяти, арифметический узел

0

5

О

5

и уз&1 последовательности операций, причем первый вход первого элемента И соединен с управляющей шиной первого входа формирователя обратной сверточной матрицы, второй вход первого элемента И подключен к инверсному выходу первого триггера, прямой выход которого связан с входом первого управляемого генератора, выход которого связан со счетным входом первого счетчика, а также через первый элемент задержки - с первыми входами трех элементов ИЛИ, выход первого элемента ИЛИ соединен со сбросовым входом второго триггера, к установочному входу которого через второй элемент задержки подключен выход второго элемента ИЛИ, выход третьего элемента ИЛИ соединен с входом второго счетчика, выход последнего разряда которого подключен к установочным входам третьего и четвертого триггеров, а также к сбросовому входу первого триггера, к установочному входу которого через первый формирователь подключен выход последнего разряда вто- рого счетчика, многоразрядный выход которого совместно с многоразрядным выходом третьего счет чика подсоединен к многоразрядному входу второго элемента И, к разрешающему входу которого подключен прямой выход второго триггера, инверсный выход которого связан с первыми разрешающими входами третьего и четвертого элементов И, к второму разрешающему входу третьего элемента И подключен инверсный выход третьего триггера, прямой выход которого соединен с разрешающим входом пятого элемента И и с входом второго управляемого генератора, выход которого связан с вторыми входами первого элемента ИЛИ, четвертого и шес- того элементов И, а также первым входом седьмого элемента И, с вторьт входом которого соединен инверсный выход пятого триггера, выход седьмого элемента И подключен к входу четвертого счетчика, выход последнего разреда которого через второй формирователь соединен с установочным входом триггера, а также с входом пятого счетчика, многоразрядный выход которого совместно с многоразрядным вьпсодом четвертого счетчика подключен к многоразрядному входу пятого элемента И, вьтод которого, также как и выход второго и третьего элементов И, соединен с входом регистра адреса, многоразрядный вход третьего элемента И соединен с выходом первого счетчика, выход регистра адреса соединен с адресными шинами первого узла оперативной памяти, первый управляемый вход которого связан с выходом четвертого элемента И, а второй управляемый вход соединен с инверсным выходом второго триггера, который через третий элемент задержки связан с третьим входом первого элемента ИЛИ, шины данных первого узла оперативной памяти, также как и шины данных постоянной памяти, связаны с буферным регистром, вход-выход которого подключен к шинам данных первого входа формирователя обратной свер точной матрицы и арифметического узла, выход которого подключен к входу второго узла оперативной памяти, а управляемьЕЙ вход арифметического узл соединен с первым управляющим выходом последовательности операций, второй выход которого подключен к управляемому входу блока матричного умножения и к .сбросовому входу четвертого триггера, выход которого связан с управляемым входом .узла последовательности операций, выход которого соединен с адресными шинами второго узла оперативной памяти, прямой выход пятого триггера подключен к первому входу шестого элемента И, выход которого связан с входом считывания узла постоянной памяти и с входом шетого счетчика, выход последнего разряда которого соединен с входом седь

МОго счетчика, многоразрядный выход которого с многоразрядным выходом счетчика подключен к адресным шинам постоянной памяти, выход последнего разряда шестого счетчика через третий формирователь подключен к сбросовому входу пятого триггера а выход последнего разряда седьмого счетчика через четвертый формирователь подключен к сбросовому входу третьего триггера, шины данных второго узла оперативной памяти соединены с информаци- loHHbiM выходом формирователя обратной сверточной матрицы, адресный вход которого связан с адресными шинами, а вход управления считыванием - с шиной считывания второго узла оперативной памяти.

4, Устройство по п. 1. о т л и чающееся тем, что в нем блок матричного умножения содержит триггер, управляемый генератор, два элемента временной задержки, два счетчика, узел последовательности операций, и арифметический узел, причем выход триггера соединен с управляемым входом узла последовательности операций узла, а через управляемый генератор - с элементами временной задержки и входами счетчиков, первый выход узла последовательности операций подключен к сбросовому входу триггера, а .второй выход соединен с первым входом арифметического узла, к второму входу которого подключен выход первого элемента временной задержки, а выход арифметического узла и выход узла последовательности операций соединены с информационным выходом блока матричного умножения, выход второго элемента задержки связан с управляющим выходом блока умножения, с упрайляемым входом которого соединен ус- тановочнь й вход триггера, выход первого связан с первым адресным выходом, а выход второго счетчика - с вторым адресным выходом блока

матричного умножения, первый и второй информационные входы которого, связаны с третьим и четвертым входами арифметического узла;

(fju.2