Счетчик импульсов в р-кодах Фибоначчи Советский патент 1988 года по МПК H03K23/40 

со

а оо

Изобретение относится к вычислительной технике и может быть использовано для кольцевого пересчета импульсов с непосредственным представлением результата в минимальных р-ко дах Фибоначчи.

Целью изобретения является повышение информационной надежности за счет кольцевого режима пересчета непосредственно в минимальных р-кодах Фибоначчи.

На фиг. 1-3 представлены функциональные схемы соответственно первого разряда, с второго по (р+1)-го разрядов и с (р-1-2)-го по п-й разрядов предлагаемого п-разрядного кольт цевого с четчика импульсов минимальных р-кодов Оибоначчи; на фиг. - функциональные схемы шестиразрядных счетчиков соответственно при , , , . Коды пересчета тести- разрядных счетчиков сведены в . табл. 1-4.

Первый (Разряд любого из предлагаемых п-разрядных счетчиков р-кодов Фибоначчи (фиг. 1) содержит синхронный D-триггер 1, синхронизирующий С-вход которого соединен с общей шиной 2 тактирования, логический элеп. мент И 3, выход Которого непосредственно соединен с информационным D- входом D-триггера этого разряда, а входы соединены с инверсными выходами D-триггеров 1 с первого по р-й разрядов при р+1 п и с первого по (р+1)-й разрядов при р+1 п. Прямой выход D-триггера 1 первого разряда является первым выходом Вых, 1 счетчика.

При любом Р-, кроме р О, разряды с второго по (Р+О-Й (фиг. 2) отличаются от первого разряда предлагаемого счетчика лишь тем, что первый вход первого элемента И при i+p iп соединен с инверсным выходом D-триггера 1 (i+p)-ro разряда, -второй вход соединен с прямым выходом D-триггера (i-l)-ro разряда, а остальные входы с прямыми выходами D-триггеров соответственно i-l-(p+l)-го, i-l-2(p+ +1)-го, ...,i-l-l(p+l)-ro разрядов.

Любой последующий i-й разряд предлагаемого п-разряднО ГО счетчика (фиг. 3), где i(p+2)-n, a , 1, 2, 3, ..., содержит D-триггер 4, прямой выход которого является -м выходом Вых. i счетчика, а синхрони0

5

0

5

0

5

0

5

0

5

зирующий вход соединен с общей шиной 2 тактирования, логический элемент ИЛИ 5, выход которого соединен с информационным D-входом D-триггера 4 этого разряда, первый логический элемент И 6, выход которого соединен с первым входом элемента ИЛИ 5, его первый вход при i+p in соединен с инверсным выходом D-триггера (i+p)-ro разряда, второй вход соединен с пря- №м выходом D-триггера (i-l)-ro разряда, а остальные входы - с прямыми выходами D-триггеров соответственно i-l-(p+l) 1-го, Г 1-1--2Гр+1)-го, i- 1-3(р-И)-го, . .. ,1-1-1 (р+1)3-го разрядов. Первые входы дополнительно введенных элементов И 7 этих разрядов обьединены между собой и соединены с прямым выходом D-триггера 4 данного разряда, а их вторые входы соединены соответственно с инверсными выходами D-триггеров Ui-Cp+l)-го, i-2(p+l)j-ro, i-3(p+l)-ro,..., i-m(p-t-l) j-го разрядов.

Предлагаемый счетчик при различных р работает следуюпщм образом (фиг.4- 7 и табл. 1-4).

При нулевых исходных состояниях D- триггеров счетчиков (000000) ,когда к щинам тактирования Т поступает первый импульс,независимо от р, D-триггеры их первых разрядов устанавливаются в единичные состояния (100000). Это соответствует десятичному числу 1. Второй тактовый 1-1мпульс переключает D-триггеры их первых разрядов в нулевое состояние,, а D-триггеры вторых разрядов - в единичные состояния (010000). Это соответствует десятичному числу 2. Последующие тактирующие импульсы приводят к формированию в счетчиках определенных кодов, соответствующих последующим десятичным числам ряда натуральных чисел (3, 4, 5, .,.) Однако каждому из этих десятичных чисел в счетчиках в зависимости от р соответствуют различные кодовые комбинации. Это связано с тем, что при (фиг. 4, табл. 1) разряды щестиразрядного, счетчика имеют веса, соответствующие двоичным числам (1, 2, 4, 8, 18, 32) при р 1 (фиг. 5, табл. 2) - числам минимальных 1 - кодов Фибоначчи (1 , 2, 3, 5, 8, 13), при р 2 (фиг. 6, табл. 3) - числам минимальных 2 - кодов Фибоначчи (1, 2, 3, 4, 6, 9), при р 3 (фиг. 7, табл. 4)

числам минимальных 3 - кодов Фибоначчи (1, 2, 3, 4, 5, 7) и т.д. В соответствии с этими весами коэффициент пересчета счетчика при р О (фиг. А табл. 1) равен 64, при р I (фиг.5, табл. 2) равен 21, при р 2 (фиг.6, табл. 3) равен 13, при (фиг. 7, табл. 4) равен 10 и т.д.

Каждый из представленных на фиг. 4-7 конкретных примеров счетчиков, а также любой п-разрядный предлагаемый счетчик, после установления в разрядах кода, соответствующего

его коэффициенту пересчета с вычетом единицы, по поступлению последукщего тактируетцего импульса на шину Т автоматически устанавливается в нулевое исходное состояние (000000). Этим

обеспечивается их кольцевой режим работы в минимапьньтх р-кодах Фибоначчи Другая особенность счетчика заключалое число, а памяти каждого i-ro разряда выполнен в виде синхронного D-триггера, синхроннаирукчций вход которого соединен с общей шиной тактирования, его инфО1 ационный D-вход в разрядах с первого по ( +1)-й соединен с выходом первого элемента- И данного разряда, а в разрядах с (р+2)-го по п-й соединен с выходом элемента НЛИ данного разряда, входы первого элемента И первого разряда при (р+1) п соединены с инверсными выходами D-триггеров с первого по р-п разряд,ов, а при (р+1) п соединены с инверсньми выходами D-триггеров с первого по (р+1)-й разрядов.

ется в его способности довольно быстро (в течение нескольких тактов) вое- 25 первый вход первого элемента И каждо- становить нормальный цикл пересчетаго последукщего i-ro разряда при

после сбоя (то есть после возникнове- (i+p) п соединен с инверсным выхо- ння нерабочих кодовых комбинаций),дом D-триггера (i+p)-ro разряда, второй вход соединен с прямым выходом 30 D-триггера (i-l)-ro разряда, а остальные входы - о прямыми выходами

что обеспечивает повьш1ение информационной надежности.

Формула изобретения

Счетчик импульсов в р-кодах Фибоначчи (р О, 1, 2, 3,...), содержащий в каждом i-M разряде (, 2, ..., п)элемент памяти и первый элемент И, прямой выход элемента памяти является i-M информационным выходом счетчика, общую шину тактирования, отличающийся тем, что, с целью повьшения информационной надежности за счет обеспечения кольцевого режима пересчета непосредD-триггеров соответственно ti-l(p+ + 1)-го, i-l-2(p+l)-ro, ri--l-3(p+ + 1)-го, ... , f i.-l-l(p-t-l )-го разря35 дов, где I - ближайшее к числу -тт

но меньшее него целое число, первые входы дополнительно введенных элементов И с (р+2).-го по п-й разрядов 40 объединены между собой и соединены с прямым выходом D-триггера данного разряда, а их вторые входы соединены

соответственно с инверсными выходами П-триггеров i-(p-«-l)-ro, )-го ,

ственно в минимальных р-кодах Фибо- g (p+l)-го, ..., i-m(p+l)-то

наччи, в разрядах с (р+2)-го по п-йразрядов.

дополнительно содержит (т+1)-входо- вый элемент ИЛИ и m двухвходовых элементов И, соединенных выходами с соответствующими входами элемента ИЛИ данного разряда, где m - ближай- i

шее к числу

р+1

, но меньшее него целое число, а памяти каждого i-ro разряда выполнен в виде синхронного D-триггера, синхроннаирукчций вход которого соединен с общей шиной тактирования, его инфО1 ационный D-вход в разрядах с первого по ( +1)-й соединен с выходом первого элемента- И данного разряда, а в разрядах с (р+2)-го по п-й соединен с выходом элемента НЛИ данного разряда, входы первого элемента И первого разряда при (р+1) п соединены с инверсными выходами D-триггеров с первого по р-п разряд,ов, а при (р+1) п соединены с инверсньми выходами D-триггеров с первого по (р+1)-й разрядов.

первый вход первого элемента И каждо- го последукщего i-ro разряда при

D-триггеров соответственно ti-l(p+ + 1)-го, i-l-2(p+l)-ro, ri--l-3(p+ + 1)-го, ... , f i.-l-l(p-t-l )-го разрядов, где I - ближайшее к числу -тт

но меньшее него целое число, первые входы дополнительно введенных элементов И с (р+2).-го по п-й разрядов объединены между собой и соединены с прямым выходом D-триггера данного разряда, а их вторые входы соединены

Таблица I

1443168

8 Продолжение табл.1

Таблица 2

Изобретение относится к вычислительной технике и может быть использовано для кольцевого пересчета импульсов с непосредственным представлением результатов в минимальных р-кодах Фибоначчи. Целью изобретения является повьшение информационной надежности за счет koльцeвoгo пересчета непосредственно в минимальных р-кодах Фибоначчи. Устройство содержит D-триггеры, на синхронизирующие входы которых подан входной сигнал, а счет в выбранном коде обеспечивается использованием дополнительных связей к злементам И-ИЛИ и И, через которые осуществляется связь между D-триггерами. 7 ил., 4 табл. с

ьс

Состояние триггеров

Вых. О 1

О О I

О 1

О О

1

р

о 1

Вых. 2 Вых. 3 Вых. 4 Вых. 5 Вых. 6

О О 1

О О О О

1

о о 1

о о

о о о 1 1

о о о о о о 1 1

о о о о о 1 1 1

о о о о о

о

о о

.0

о о о о 1 1 1 1

о о о о о о о о о о о о о

о о о о о 1 1 1

о о о о о

о

о о

.0

о о о о 1 1 1 1

о о о о о о о о о о о о о

Продолжение табл. 2

Таблица 4

JBbt)(. 1

фиеЛ

gjus.2

-A

, Bux.l A Вш.2

Вых.З

9иг.(,

ср(г.З

АвМГ.

AaW.fAewjr.2Aew/jAB /X4

&

r4C O,

Составитель 0. Скворцов Редактор в, Бугренкова Техред Л.Сердюкова Корректор Л, Пилипёнко

Заказ 6395/54

Тираж 929

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

{ыу.6

fut.6 n-S,p t)

A Bl/jr.5

ВЫХ.6

71

1Я1

с

Т

-«

9и,г.7()

Подписное