Системный коммутатор с приоритетным обслуживанием Советский патент 1988 года по МПК G06F13/14 

б

(Л

С

Изобретение относится к области илчислительной техники и может быть использовано при создании вычислительных систем. Цель изобретения - расширение области применения за счет обеспечения программной настройки при прокладке каналов коммутатхщи и децентрализованного приоритетного обслуживания. Для достижения указанной цели системный коммутатор содержит блок коммутации, содержащий три элемента двусторонней проводимости и три блока программной настройки. 8 ил.

:&

со со

Устройство относится к области вычислительной- техники и может быть использовано при создании вычислительных систем.

Цель изобретения - расширение области использования за счет обеспечения программной настройки при прокладке каналов коммутации и децентрализации приоритетного обслуживания.

На фиг. 1 представлена функциональная схема коммутатора; на фиг. 2 - пример использования системного коммутатора j на фиг. 3 - функциональная схема узла управленияi на фиг. 4 - дешифратор приоритетаj на фиг. 5 - схема блока управле шя коммутацией и порядок подключения к нему блоков программной настройки каналаj на фиг. 6 - схема блока программной настройки канала) на фиг, 7 - узел управляющей регистровой памяти на фиг. 8 - схема триггера с цепью автосброса.

Системньш коммутатор (фиг. 1) со- 25 ки 18). При этом заданный в коде сво- держит блок 1 коммутации,- блок 2 уп-бодный блок 2 (блок 18) будет занят,

равлеьия коммутацией, приэтом блок 1 содержит три элемента j двух

если других одновременных по синхросигналам на линии 17 запросов к нему нет. При одновременном запросе к

сторонней проводимости, три блока 43 программной настройки, общие шины 30 свободному блоку 2 (блок 18) он 5,-5 о,, линии э связи (шины), об-занимается запросом на линии Прерыщие шины 7-9, шины 10 настройки, линии 11-16 управления коммутацией, ли нию 17 синхронизации.

На фиг. 2 изображены системные ям 11-16 на входы элементов 3 комкоммутаторы , абоненты 19, ши- мутатора поступят сигналы управле- ны 20, включающие шины 6-9.

Блок управления коммутацией содержит узел 21 управления и дешифратор приоритета. Узел 21 управления 40 фиг.З) содержит элементы ИЛИ 22-24, генераторы 25-27 одиночных импульсов, элементы ИЛИ-НЕ 28-30, элементы ИЛИ 31-36, группу элементов И 37, группу триггеров 38-43, группу элементов 45 следующим образом. Исходное сос- И 44-49, линии 501-50з, 3,тояние:, триггеры 38-43 сброшены, на

э, 53,-53з, 54,-54з, , 56 1-56} , 57,-57-1, 58-60 связи.

Дешифратор 61 приоритета (фиг. 4) содержит элемент ИЛИ-НЕ 62, элементы Q И 63-65, линии 66,-66j связи. Блок программной настройки (фиг. 6) содержит схему 67 сравнения, элемент И

вание шины 10 с более высоким фиксированным приоритетом. При этом согласно настройке из блока 2 по лини-

ния. Через элементы 3 соединяются заданные пары шин. Последовательности шагов настройки образуют каналы из цепочек шин 5. При подаче сигнала 1 на линии 11-16 элемента 3 разрешена двусторонняя передача данных через элемент 3 по К линиям шин 5. Работа узла 21 управления (фиг. 3) происховходах 52 ,-52э сигнал О.

Лри выборке шины 5 по сигналам настройки с шины 5 , (при сигналах 1.56., 58 л 1 50) сигнал 1. с элемента И 44 установит

триггер 38 в 1. Сигнал 1 с линий 11 включит элемент 3,-, и линии шин 5t, и 5 .J соединятся. Сигнал 1 с тригге68, RS-триггер 69, управляющую регитриггер 38 в 1. Сигнал 1 с лин 11 включит элемент 3,-, и линии шин и 5 .J соединятся. Сигнал 1 с триг

стровую память 70, элемент И-ИЛИ 71, 55 ра 38 через элементы И 37, ИЛИ 32,

дешифратор 72, счетчики 73, 74, дешифратор 75, схему 76 сравнения, линии 77-83 связи, вход 84 сброса, линии 85-96 связи.

ИЛИ-НЕ 29 и ИЛИ 35 вьщается на лин 51, 50, 53л. Сигнал 1 с элемен ИЛИ 32 через элемент ИЛИ 23, генер тор 26 вьщается на лилию 54. Импу

Управляющая регистровая память (фиг. 7) содержит ключи 97,98, элементы ИЛИ 99-101, элементы И 102, 103 триггеры 104,, 105, элементы И 106, 107, триггеры 108, 109, одновибрато- ры 110, 111, элементы И 112, 113, триггеры 114-121, линии 122-129 связи.

Триггер 114 может содержать цепь автосброса. С учетом этого он может содержать (фиг. 8) одновибраторы.

130, 131, элементы И 132-135.

Предлагаемый системный коммутатор

работает следующим образом (см, фиг. 1,2).

Абоненты 19 каждой шины 5 независимо друг от друга могут занести с помощью шин 7-9 (шина 20) в- память

блоков 4 коды шагов настройки каналов и управления ими. По окончании записи блоки 4 по шинам 6 и 10 выдают свои коды первого шага настройки на соседние по шинам 5, 10 блоки 2 (блоесли других одновременных по синхросигналам на линии 17 запросов к нему нет. При одновременном запросе к

свободному блоку 2 (блок 18) он занимается запросом на линии Преры свободному блоку 2 (блок 18) он занимается запросом на линии Прерывание шины 10 с более высоким фиксированным приоритетом. При этом согласно настройке из блока 2 по лини-

мутатора поступят сигналы управле-

следующим образом. Исходное сос- тояние:, триггеры 38-43 сброшены, на

ния. Через элементы 3 соединяются заданные пары шин. Последовательности шагов настройки образуют каналы из цепочек шин 5. При подаче сигнала 1 на линии 11-16 элемента 3 разрешена двусторонняя передача данных через элемент 3 по К линиям шин 5. Работа узла 21 управления (фиг. 3) происхо следующим образом. Исходное сос- тояние:, триггеры 38-43 сброшены, на

входах 52 ,-52э сигнал О.

Лри выборке шины 5 по сигналам настройки с шины 5 , (при сигналах 1.56., 58 л 1 50) сигнал 1. с элемента И 44 установит

триггер 38 в 1. Сигнал 1 с линий 11 включит элемент 3,-, и линии шин 5t, и 5 .J соединятся. Сигнал 1 с триггера 38 через элементы И 37, ИЛИ 32,

ра 38 через элементы И 37, ИЛИ 32,

ИЛИ-НЕ 29 и ИЛИ 35 вьщается на линии 51, 50, 53л. Сигнал 1 с элемента ИЛИ 32 через элемент ИЛИ 23, генератор 26 вьщается на лилию 54. Импульс,

поступит через линию 54 на элемент 3 , линию 54 - на счетный вход счетчика 73 блока 4. При выборке шины 5j по сигналам настройки с пшны 5-, (при сигнапах 1 57, л О 58, А 1 5ф. сигнал 1 с выхода элемента И 45 установит триггер 39 в 1. Сигнал 1 по линии 13 включит элемент 3j, и линии шин 5 , и 5, сое- дивятся. Сигнал 1 с триггера 39 через, элементы И 37, ИШТ 33, ИЛИ-НЕ 30 ИЛИ 36 выдается на линии 51, , 53 Сигнал Г с элемента ИЛИ 33 через элемент ИЛИ 24, генератор 27 поступит на линию 54j. Импульс 1 поступит через линию 54 ,, элемент 3 , линию 54 на счетный вход счетчика 73 блока 4 .

При выборке шины 51 по сигналам настройки с шины 5 (при сигналах 1 552 52 , 59 Д 1 50j) сигнал 1 с выхода элемента И 46 установит триггер 40 в 1. Сигнал 1 на линии 1.2 включит элемент 3i , и линии шин 5 и 5/I соединятся. Сигнал 1 с триггера 40 через элементы И 37, ИЛИ 31, ИЛИ-НЕ 28, ИЛИ 34 выдается на линии 51,, 50, 53:,. Сигнал 1 с элемента ИЛИ 31 через эле- мент ИЛИ 22, генератор 25 поступит на линию 54. Импульс 1 поступит через ЛИ1-1ИЮ 54, элемент 3,, линию 54 2 на счетный вход счетчика 73 блока 4.

При выборке шины 5 j по сигналам настройки с шины 5 (при сигналах 1 59 Л 1 50,) сигнал. 1 с выхода элемента И 47 установит триггер 41 в 1. Сигнал 1 по линии 15 включит элемент 3, и линии шин 5j соединятся. Сигнал 1 с триггера 41 через элементы И 37, ИЛИ 33, ИЛИ-НЕ 30, ИЛИ 36 вьдается на линии 51J, 50,, 53j. Сигнал 1 с элемента ИЛИ 33 через элемент ИЛИ 24, генератор 27 поступит на линию 54з. Импульс 1 поступит через линию 54. элемент 3i на счетный вход счетчика 73 блока 4-2.

При выборке шины 5у по сигналам настройки с шины 5j (при сигналах 1 52 , 60 50,) сигнал 1 с вькода элемента И 48 установит триггер 42 в 1. Сигнал 1

л

по линии 14 включит элемент 3},и линии шин 5 , и 5, соединятся. Сигнал 1 с триггера 42 через элементы И 37, ИЛИ 31, ИЛИ-НЕ 28, ИЛИ 34 вьщаIQ , 3., т 45

70 25 зо ,,

444799

ется на линии 51,, 50,, 53. Сигнал 1 с элемента ИЛИ 31 через элемент ИЛИ 22, генератор 25 поступит на линию 54.,. Импульс 1 поступит через линию 54, элемент 35, линию 54 .

на счетньш вход счетчика 73 блока 4..

При выборке шины 52 по сигналам настройки с шины 5 з (при сигналах 1 56j 52j 60 /I 1 50,) сигнал 1 с выхода элемента И 49 установит триггер 43 в 1. Сигнал 1 по линии 16 включит элемент 3 2уИ линии шин 5, и 5 соединятся. Сигнал 1 с триггера 43 через элементы И 37, ИЛИ 32, ИЛИ-НЕ 29, ИЛИ 35 вьща- ется на линии 51,, 50, 53. Сигнал 1 с элемента ИЛИ 32 через элемент ИЛИ 23, генератор 26 поступит на линию 54. Импульс 1 поступит через линию 54. элемент 3 , линию 54 j на счетный вход счетчика 73 блока 4з. Работа дешифратора 61 (фиг. 4) прок ;- ходит следующим образом.

Сигнал 1 на линии 58 появится, если на входы элемента И 63 поступят сигналы:

1 62 Л 1 17 Л 1 66. ,..

(О

Сигнал 1 на линии 59 появится, если на входы элемента И 64 поступят

сигналы:

Г 62 л 1 17 л 1 66 50, л

50 (2)

Сигнал 1 на линии 60 появится, если на входы элемента И 65 поступят сигналы:

1 62 Л 1 17 л О 50,, 50 А 50з А Ч 66 J.(3)

Иначе с линий 58-60 вьщаются сигналы О.

Работа блока 4 (фиг. 6) происходит следующим образом.

По командам Вьгаод или аналогичным по функциям командам контролера ввода-вывода вьщаваемые на птну 7 байты данных записываются в память 70 блока 4. По окончании записи блок 4 автоматически переходит в режим запрограммированной работы с прямым доступом к памяти - приостановка работы своего процессора. При этом каждый байт данных, вьщаваемых по ли- 50-52, 86, 57, 56, 55, 66, пред- назначен для прокладки шага канала - для настройки триггеров 38-43 соседнего блока 18. Окончив настройку канала блок 4 - ведущий предоставляет своему продессору- инициатору возможность обмена данными с модулями канала,. Далее соответствующей командой сбрасы- вается память блока 4 - сброс настройки канала.

По команде Вывод сигнала адреса А.000 и байта данных 00000100 выдаются по линиям 83 и 82 шины 6 и лини- ям 122-129 тины 7 в сопровождении сигнала 1 по линии 81. При совпадении кодов А с выхода схемы 67 вы- дается сигнал 1 по линии 87 на входы элемента И 68 и дешифратора 72 и с учетом этого вьщается сигнал 1 по линии 91 на синхровходы триггеров 114-121, происходит запись 1 в триггер 119, с выхода одновибратора 111 по линии 84 вьщается импульс сбро са триггеров 70 памяти блока 4 (триггеры 69, 108...109,...,104,...,105, 114-121, счетчики 73, 74 - сброшены).

По команде Вывод адрес А.001, байт настройки, импульс 1 по линии 81 аналогично изложенному для команды Вывод с выхода дешифратора 72-, ньщается сигнал 1 по линии 90 на синхровходы триггеров 108...109, и Йайт настройки запишется в регистр, образованный этими триггерами. Аналогично может быть вьтолнена передача данных в другие регистры по их адресам 010-101.

По команде Вывод адрес А.000, байт управления 1ХХХ1000, 1 по линии 81 аналогично изложенному в триггеры 114-121 памяти 70 будет записан байт управления- 1 114,..., ,..., по линии 53 в про- цессор поступит сигнал 1 и переведет его в режим приостановки. Процессор вьщаст 1 по линии 78 и при наличии 1 на выходе триггера 118 это вызовет запуск одновибратора 110, с его выхода по линии 94 импульс 1 поступит на входы схем элемента И-КЛИ 71 и триггера 69. Триггер 69 установится в 1. Сигналы кода ХХХ-програм мно заданного числа шагов настройки с выходов триггеров 115-117 по линиям 95 поданы на входы схемы 76, с ее .. выхода сигнал О по линии 96 подан на входы элемента И 68 и триггера 114

С выхода элемента И 68 вьщается сигнал О по линии 80. Импульс 1 по линии 94 через элемент И-ИЛИ 71 постпит на счетный вход счетчика 74, его содержимое увеличится на 1, Код 001 с выходов счетчика 74 поступит на входы дешифратора 75, сигнал 1 по линии 93 поступит на входы элементов И 106...107, тем самым будет считываться байт первого шага настройки с триггеров 108...109, через элементы ИЛИ 99... 100,. .101, ключи 97...98 по линиям 50-52 на шину 10, по линии 86 на вход элемента И-ИЛИ 71, по линиям 55-57, 66 на шину 6. Если шаг настройки вьшолнен, то вьщается по линии 54 импульс 1 на входы счетчика 73 и элемент И-ИЛИ 71, содержимое счетчика 73 увеличивается н 1. Если 1 54 Л 1 86, то с выхода элемента И-ИЛИ 71 импульс 1 увеличит содержимое счетчика 74, начнет выполняться следующий шаг настройки канала считываемого содержимого соответствующего регистра 70 памяти блока 4, Каждый следующий шаг настройки канала выполняется аналогично. Если 1 54 86, то вьшолненная прокладка канала сохраняется до его сброса. При совпадении кодов сигналов на входах схемы 7 она вьщает сигнал 1 по линии 96 на входы элемента И -68 (на ее выходе по линии 80 будет сигнал 1) и триггер 114 (он сбросится), и с его выхода вьщается-по линии 53 сигнал О на вход процессора - приостановка окончена.

Процессор по проложенному каналу может вести обмен данными с другими модулями канала.

После окончания описанного этапа по команде Вывод сбросится память 70 блока 4 и, следовательно, происходит сброс схем триггеров 38-43.

Формула изобретения

Систб .мньй коммутатор с приоритетным обслуживанием, содержащий блок коммутащй и блок управления тацией, группа выходов управления комутацией которого соединена с группой упр 1вляющих входов блока коммутации с первого по третий, информационные входы-выходы блока коммутаци подключены к общим шинам системного коммутатора соответственно с: первой

7

по третью, отлйчающийс я тем, что, с целью расширения области применения за счет обеспечения программной настройки при прокладке каналов коммутадаи и децентрализации приоритетного обслуживания, он дополнительно содержит три блока программной настройки канала, каяздый из которых содержит элемент И, элемент И-ИЛИ, две схемы сравнения, два счетчика, два дешифратора, триггер и узел управляющей регистровой памяти, , а блок управления коммутадаей содержит деимфратор приоритета, две груп- |пы элементов И, группу триггеров, три элемента ИЛИ-НЕ, девять элементо ИЛИ, три генератора одиночных импульсов, причем первый выход дешифратора приоритета соединен с первыми пря мыми входами первого и второго элементов И первой группы, второй выход дешифратора приоритета соединен с пе вь1ми пряг-1Ь ми входами третьего и четвертого элементов Я первой группы, третий выход дешифратора приоритета соединен с первы т прямьгми входами пятого и шестого элементов И первой группы, выходы с первого по шестой элементов первой группы соединены с входами установки в 1 соответственно с первого по шестой триггеров группы, выход первого триггера группы соединен с первым входом первого

элемента И второй группы, первым стро-,,;- канала, инверсные входы второго и бирующим входом дешифратора приорите- четвертого элементов И первой группы соединены с первым входом восьмого элемента ИЛИ и подключены к объета и первым выходом управления коммутацией группы блока управления коммутацией, выход управления коммутацией группы которого соединен с вторым стробируюш 1м входом дешифратора приоритета, с выходом второго триггера группы и с первым входом второго элемента И второй, группы, выход которого соединен с первыми входами первого и второго элементов ИЛИ и первого элемента ИЛИ-НЕ, выход третьего триггера группы соединен с первым входом третьего элемента И второй

диненным через монтажное ИЛИ выходам- 4Q признака занятости второй общей шины узлов управляющей регистровой памяти с первого по третий блоков программной настройки канала, инверсные входы третьего и пятого элементов И 4g первой группы соединены с первым входом девятого элемента ИЛИ и подключены к объединенным через монтажное ИЛИ выходам признака занятости третьей общей шины узлов управляющей

группы, с третьим стробирующим входом gQ регистровой памяти с первого по тредешифратора приоритета и с третьим выходом управления коммутацией группы блока управления коммутацией, четвертый выход управления коммутацией группы которого соединен с четвертым стробирующим входом, дешифратора приоритета, с выходом четвертого триггера и первым входом четвертого элемента И второй группы, выход которого

55

тий блоков программной настройки канала, выход первого элемента ИЛИ соединен с вторым входом восьмого элемента ИЛИ и подключен к выходу признака занятости второй общей шины системного коммутатора, выход третьего элемента ИЛИ соединен с вторым входом седьмого элемента ИЛИ и подключен к выходу признака занятости первой

1444799

соединен с вторыми входам - первого и второго элементов ИЛИ и первого элемента ИЛИ-НЕ, выход пятого триггера группы соединен с пятым стробирующим входом дешифратора приоритета, с первым входом пятого элемента И второй группы и с пятым выходом управления коммутацией группы, блока управления коммутацией, шестой выход управления коммутации группы которого соединен с шестым стробирующим входом дешифратора приоритета, с выходом шестого триггера группы и с первым входом шетого элемента И второй группы, выход которого соединен с первыми входами третьего и четвертого элементов ИЛИ и второго элемента , вторые входы которых соединены с выходом первого элемента И второй группы, выход третьего элемента И второй группы соединен с первым входами пятого и шестого элементов ИЛИ и третьего элемента ИЛИ-НЕ, вторые входы которых соединены с выходом пятого элемента И второй группы, инверсные входы первого и шестого элементов И первой группы соединены с первым входом седьмого элемента ИЛИ и подключены к объединенньм через монтажное Ш1И выходам признака занятости первой общей шины узлов управляющей регистровой памяти с первого по третий блоков программной настройки

диненным через монтажное ИЛИ выходам- признака занятости второй общей шины узлов управляющей регистровой памяти с первого по третий блоков программной настройки канала, инверсные входы третьего и пятого элементов И первой группы соединены с первым входом девятого элемента ИЛИ и подключены к объединенным через монтажное ИЛИ выходам признака занятости третьей общей шины узлов управляющей

5

тий блоков программной настройки канала, выход первого элемента ИЛИ соединен с вторым входом восьмого элемента ИЛИ и подключен к выходу признака занятости второй общей шины системного коммутатора, выход третьего элемента ИЛИ соединен с вторым входом седьмого элемента ИЛИ и подключен к выходу признака занятости первой

91

общей шины системного коммутатора,

выход пятого элемента ИЛИ соединен с вторым входом девятого элемента ИЛИ и подключен к выходу признака занятости третьей общей шины системного коммутатора, выход седьмого элемента ИЛИ соединен с входом первого генератора одиночных импульсов, выход которого соединен со счетным входом первого счетчика и первым входом элемента И-ИЛИ первого блока программно настройки канала, выход восьмого элемента ИЛИ соединен с входом второго генератора одиночных импульсов, выход которого соединен со счетным входом первого счетчика и первым входом эле меита И-ИЛИ второго блока программной настройки канала, выход девятог элемента ИЛИ соединен с входом тре- тьего генератора одиночных импульсов выход которого соединен со счетным входом первого счетчика и первым входом элемента И-ИЛИ третьего блока прграммной настройки канала, выходы второго, четвертого и шестого элементов ИЛИ подключены соответственно к выходам признака первого ведомого модуля, признака второго ведомого моду ря и признака третьего ведомого моду ля системного коммутатора, выход первого элемента ИЛИ-НЕ объединен через монтажное ИЛИ с первым входом прерывания системного коммутатора и соединен с первым информационным входом дешифратора приоритета, с вторыми входами пятого и шестого элементов И второй группы и входами установки в О лятого и шестого триггеров группы, выход второго элемента ИЛИ-НЕ объединен через монтажное ИЛИ с вторым входом прерывания системного коммутатора и соединен с вторым информационным входом дешифратора приоритета, вторыми входами третьего и четве того элементов И второй группы и входами установки в О третьего и четвертого триггеров группы, выход третьего элемента ИЛИ-НЕ объединен чере монтажное ИЛИ с третьим входом прерывания системного коммутатора и соединен с третьим информационным входо дешифратора приоритета, с вторьши входами первого и второго элементов И второй группы и входами установки О первого и второго триггеров группы, вторые прямые входы с первого по шестой элементов И первой группы подключены к объединенным через монтаж

799

нов

5 0 5 5

10

ИЛИ вьшодам кода выбора шины узлов управляющей регистровой памяти с первого по третий блоков программной настройки канала, выходы кода управления прерьшанием узлов управляющей регистровой памяти с первого по третий блоков программной настройки объединены через монтажное ИЛИ и соединены соответственно с четвертого по шестой информационными входами дешифратора приоритета, синхровход системного коммутатора соединен с седьмым стробирующим входом дешифратора приоритета, вход сброса системного коммутатора подключен к входам сброса первых и вторых счетчиков, триггеров и первыми входами сброса узлов управляющей регистровой памяти с первого по третий блоков программной настройки канала, выходы первого и второго счетчиков к-го (к 1,3) блока программной настройки канала соединены соответственно с первым входом схемы сравнения и входом первого дешиф- к-го блока программной настройки канала, выход которого соединен с входом адреса считывания узла управляющей регистровой памяти к-го блока программной настройки канала, выход кода количества шагов настройки узла управляющей регистровой памяти к-го блока программной настройки канала соединен с вторым входом первой 5 схемы сравнения к-го блока программной настройки канала, выход которой соединен с вторым входом сброса узла управляющей регистровой памяти и первым прямым входом элемента И к-го блока программной настройки канала, второй прямой вход которого соединен со стробируюшдм входом второго дешифратора и выходом второй схемы сравнения к-го блока программной настройки канала, первый и второй входы которой подключены соответственно к входу кода адреса к-го блока программной настройки канала системного коммутатора и к полю адреса к-й общей шины системного коммутатора, второй вход элемента И-ИЛИ соединен с входом установки в О триггера и выходом разрешения выдачи узла управляющей регистровой памяти к-го блока программной настройки канала, вход разрешения: вьдачи, вход адреса записи, информационный вход, выход признака режима настройки, синхровход и выход призна.ка захвата шины которого

0

0

0

55

111444

подключены соответственно к выходу триггера, выходу второго дешифратора к-го блока программной настройки канала, к выходу поля данных к-й общей шины системного коммутатора, к третьему входу элемента И-ИЛИ к-го блока программной настройки канала, к выходу и входу признака захвата к-й общей шины системного коммутатора, ю

выход элемента И-ИЛИ и информационньш вход второго дешифратора к-го блока

99I

iiporpaMMiioti настрийки канала подклю- чены соответственно к счетному входу второго счетчика к-го блока программной настройки канала и входу поля адре(.:а данных к-й обгчей 1Ш1ны системного коммутатора, вход и выход признака ввода к-й o6mevt шины системного коммутатора подключены соответственно к выходу и инверсному входу элемента И к-го блока программной настройки канала.

Фиг.1

ff /

Фиг.5

f f

Э5

и

«зо o

cvS

S 5

f2l

Фиг. 8