Способ формирования и приема телевизионного сигнала при передаче изображения и система для его осуществления Советский патент 1989 года по МПК H04N5/04 

(Е: 4

СП

Изобретение относится к промышленности средств связи. Цель изобретения - сокращение потери информации при воспроизведении телевизионного (ТВ) сигнала. Сущность Д4нного способа состоит в формировании синхросигнала путем модуляции по закону формирования членов рекуррентной последовательности, число которых равно или кратно количеству строк разложения ТВ изображения в передаваемом кадре. Затем сформированный синхросигнал замешивают в видеосигнал и передают полученный ТВ сигнал по каналу связи с последующим вьщелением из принятого ТВ сигнала видеосигнала и синхросигнала. Для осуществления данного способа используется система, содержащая на передающей стороне: синхрогенератор, источник цифрового видеосигнала, смеситель, линейное кодирующее устройство, канал связи и формирователь рекуррентного синхросигнала, а на приемной стороне: линейное декодирующее устройство, приемник Цифрового видеосигнала, входной блок, вычислительный блок, решающий блок, фазируемый адресный счетчик и блок памяти. Цель достигается путем уменьшения сбоев синхронизации. 2 с.п. ф-лы, 7 ил.

О5

tnat.

CD

/

Изобретение относится к промышленности средств связи и может быть использовано при построении устройств синхронизации телевизионных систем различного .назначения,.

Целью изобретения является сокращение потери информации при воспроизведении телевизионного сигнала путем уменьшения сбоев синхронизации.

Сущность способ заключается в-том, что осуществляют формирование синхросигнала, который модулируют по закону формирования членов рекуррентной последовательности, число которых равно или кратно количеству строк в передаваемом кадре. После чего замешивают синхросигнал в видеосигнал, получаемый путем анализа изображения с разложением его на отдельные сое- .тавляющйе элементы и преобразованием их свето- и цветотехнических параметров в электрический сигнал. Затем передают полученный телевизионньй сигнал по каналу связи.

Далее вьщеляют из принятого телевизионного сигнала видеосигнал и синхросигнал управляющий синтезом изображения путем преобразования вьщелен ного видеосигнала в свето- и цвето- технические параметры элементов воспроизводимого изображения.

При этом за счет того, что синхросигнал модулируют, по закону формирования рекуррентной последовательное- ти, при приеме синхросигнала, возможно определить (вычислить )номер текущего члена рекуррентной последовательности, т.е. определить правильное временное положение мгновенной текущей передаваемой информации (строки) и осуществить правильньш синтез передаваемого телевизионного (ТВ) изображения, не дожидаясь конца передаваемого кадра.

На фиг. 1 представлена структурная электрическая схема системы формирования и приема телевизионного (ТВ) сигнала при переда.че изображений; на фиг,2 - структурная электрическая схема, приемника цифрового видеосигнала; на фиг. 3 - структурная электрическая схема входного блока; на фиг. 4 - структурная схема последовательного регистра; на фиг.5 - структурная схема вычислительного блока; на фиг. 6 - структурная схема запоминакнцего блока; на фиг. 7

5

0

5

структурная схема формирователя синхросигнала .

Система формирования и приема телевизионного сигнала при передаче изображений содержит на передающей стороне синхрогенератор 1, источник 2 цифрового видеосигнала, смеситель 3, линейное кодирующее устройство 4, канал 5 связи, формирователь 6 рекуррентного синхросигнала, а на приемной стороне - линейное декодирующее устройство 7, приемник 8 цифрового видеосигнала, входной блок 9, вычислительный блок 10, рещающий блок 11, фазируемый адресный счетчик 12,блок

13памяти.

Приемник 8 цифрового видеосигнала (фиг.2) содержит синхрогенерагор

14считывания, блок 5 кадровой памяти, цифроаналоговый преобразователь (ЦАП) 16, устройство 17 отображения .

Входной блок 9 (фиг.З) содержит последовательный регистр 18, первый 19 и второй 20 регистры сдвига.

Последовательный регистр 18 (фиг. 4) содержит оперативное запоминающее устройство (ОЗУ) 21, D- триггер 22, адресный счетчик 23.

Вычислительный блок 10 (фиг.5) содержит сумматор 24, компаратор 25, формирователь 26 значения числа, преобразователь 27.

Блок 13 памяти (фиг.6) содержит с первого по четвертое ОЗУ 28-31, выходной регистр 32, адресный счетчик 33.

Формирователь 6 синхросигнала (фиг.7) содержит счетчик 34, преобразователь 35, счетчик 36 управления, мультиплексор 37.

Система для осуществления способа работает следующим образом.

Синхрогенератор 1 работает обычным образом и формирует все синхронизирующие сигналы и тактовые импульсы, необходимые для работы источника 2 цифрового видеосигнала, смесителя 3, линейного кодирующего устройства 4 и формирователя синхросигнала. Три этом источник 2 цифрового видеосигнала работает обычным образом: телевизионная камера, управляемая синхросигналами синхрогенератора 1, формирует аналоговый видеосигнал, который преобразуется в цифровой видеосигнал (цифровой поток) и поступает на выход источника 2 цифрового видеосигнала.

Смеситель 3, представляющий собой мультиплексор, обеспечивающий замешивание в цифровой видеосигнал, поступающий на первый вход смесителя 3, синхросигнала, пocт aющeгo на второ вход смесителя 3, с вьгкода формирователя 6 рекурентного сигнала, причем время удержания ( в переключенном состоянии смесителя с первого входа на второй вход определяется длительностью импульсов строк, поступающих на управляющий вход смесителя 3 с второго выхода синхрогенератора I. В примере конкретной реализации длительность импульсов строк, поступающих на управляющий вход смесителя 3, должна быть равна , где Т - количество тактовых импульсов (тактовых интервалов).

Формирователь 6 рекурентного синхросигнала (фиг.7) работает следующим

образом. Импульсы строк синхрогенера- 25 первом выходе линейного декодирующего тора 1 поступают на счетный вход устройства 7 формируется регенерисчетчика 34, представляющего собой двоичный счетчик с коэффициентом счета , где М - количество строк в передаваемом ТВ-кадре, и работаю- щего следующим образом. При помощи импульсов кадров си1схрогенератора 1 счетчик 34 один раз в кадр обнуляется, т.е. на выходе счетчика 34 фор- мируется адресный сигнал, несущий информацию с номера передаваемой . строки в кадре, которая одновременно является значением номера члена рекуррентной последовательности, выраженным в двоичной-форме. Преобразова- до сдвига. При этом регистр 18 длиной тель 35, построенный на программируе- , где о - количество тактовых

,ин

мом постоянном запоминающем устройстве .(ППЗУ), обеспечивает преобразование значения номера члена рекуррентной последовательности в его конкретное значение по известному рекуррентному уравнению, например U. при и,0 и . Алгоритмы и таблица программирования ППЗУ по такому простому уравнению не представляют большой сложности и легко могут быть реализованы на практике.

Счетчик 36 управления представляет собой двоичньй счетчик с коэффициентом счета , где Т - количество тактовых интервалов, необходимых для передачи значения члена рекуррентной последовательности. Счетчик 36 работает только во время им4

55

ервалов в строке, обеспечивает задержку цифрового в здеосигнала на строку, т.е. период следования синх росигналов в нашем конкретном случае реализации. В результате на выходах регистров i9 и 20 длиной , где Т - количество тактовых интервалов, необходимых для передачи синхросигна ла, выделяются кодовые комбинации,, незадержанные и задержанные на строку, и подаются на выходе входного бл ка 9. При этом последовательный ре- гистр 18 (фиг.4) работает следующим образом. Цифровой видеосигнал подает ся на информационный вход ОЗУ 21, на адресные входы которого поданы сигналы с адресного счетчика 23, на счетный вход которого, объединенный

пульсов строк длительностью Т, поступающих на его установочный вход и разрешающих его работу во время импульсов строк.

Мультиплексор 37 формирует на выходе синхросигнал путем считывания информации, поступающей на информационные входы с выхода преобразовате0 ля 35, по сигналам управления, поступающим с выхода счетчика 36 управления. Линейное кодирующее устройство 4 из- цифрового видеосигнала и такто- вых 1-1мпульсов формирует на выходе ли5 нейный код, т.е. код, предназначенный для передачи ц1- фровых сигналов по линиям (каналам) связи.

Канал 5 связи обеспечивает передачу, линейного кода с выхода линейного

0 кодирующего устройства 4 на вход линейного декодирующего устройства 7, которое регенерирует из линейного кода исходный цифровой видеосигнал и тактовые импульсы. При этом на

рованный цифровой видеосигнал,а на втором выходе линейного декодирзто- щего устройства 7 выделяются тактовые импульсы, синхронные с регенерированным цифровым видеосигналом.

Входной блок 9 (фиг.З) работает следующим образом. На информационный вход последовательного регистра 18 и первого регистра 19 поступает цифровой видеосигнал, а на тактовые входы последовательного регистра 18 - тактовые импульсы первого регистра 19 сдвига и второго регистра 20

,ин

0.

5

ервалов в строке, обеспечивает задержку цифрового в здеосигнала на строку, т.е. период следования синхросигналов в нашем конкретном случае реализации. В результате на выходах регистров i9 и 20 длиной , где Т - количество тактовых интервалов, необходимых для передачи синхросигнала, выделяются кодовые комбинации,, незадержанные и задержанные на строку, и подаются на выходе входного блока 9. При этом последовательный ре- гистр 18 (фиг.4) работает следующим образом. Цифровой видеосигнал подает- ся на информационный вход ОЗУ 21, на адресные входы которого поданы сигналы с адресного счетчика 23, на счетный вход которого, объединенный

S

с ВХОДОМ Запись-считывание ОЗУ 21 и тактовым входом В--триггера 22, поданы тактовые импульсы. В первой половине тактового интервала при высоком уровне на входе Запись-считыва ние (WE) в ОЗУ 21,происходит считывание информации с ОЗУ 21 по адресу Н, опр.еделяемому состоянием счетчика 23. В середине тактового интервала по перепаду на тактовом входе D-триг- гере 22 происходит запись в него информации с выхода ОЗУ 21. Во второй половине тактового интервала при низком уровне сигнала на входе Запись- считьшание (WE) ОЗУ 21 происходит запись информации в ОЗУ 21. По перепаду в конце тактового интервала происходит изменение состояния счетчика 23 с A.J на А 2,, ив следующем тактовом интервале процесс повторяется.

Вычислительный блок 10 производит вьиисление значения члена рекуррентной последовательности по значению ранее принятых значений членов рекур- ретной последовательности по заранее известному рекуррентному уравнению. В частности, вычислительный блок 10 (фиг, 5), обеспечивающий прием синхросигнала, который закодирован по закону формирования членов рекуррентной последовательности вида +1, работает следующим образом. На первый вход сумматора 24 подается информационный сигнал с выхода второго регистра 20 свдига входного блока, т.е. принятое значение числа U, , а на второй вход сумматора 24 подается фиксированное значение числа с формирователя 6 значения числа. С учетом того, что сумматор 24 вьшолняет суммирование по выражению + , то таким фиксированным числом является 1 или в двоичной форме 00000001 . Значение числа Uf,j.,, вычисленное по формуле и,и + 1 в сумматоре 24, поступает на первый вход компаратора 25, на второй вход которого поступает информационный сигнал с выхода первого регистра 19 сдвига входного блока 9, т.е. принятое значение U члена рекуррентной последовательности. Если принятое значение U, члена рекуррентной последовательности совпадает с его вычисленным значением, то компаратор 25 вырабатывает в данном тактовом интервале сигнал (коэффициент) соответствия, равный 1, а в противном случае - сигнал соответствия, рав5

0

0

53619

ный 0. Преобразователь 27 обеспечивает преобразование значения принятого Uf,, члена рекуррентной последовательности в адресный сигнал фазируемого адресного счетчика 12. Отметим, что преобразователь 27 вьтолняет обратную функцию преобразователя 35 (фиг.8).

Решающий блок I I в каждом тактовом интервале определяет (присваивает) значения коэффициента подобия в зависимости от значения сигнала соответствия, вырабатываемого на выходе ком5 паратора 25 вычислительного блока 10, и от значения коэффициента подобия, задержанного на строку, в блоке 13 памяти.

Причем в соответствии с описанным алгоритмом и таблицей программирования ППЗУ,на котором выполнен решающий блок 11, значение коэффициентов подобия возрастает, если сигнал ( коэффициент ) соответствия с выхода

5 вычислительного блока 10 равен 1, или падает, если сигнал соответствия с выхода вычислительного блока 10 равен 0. При этом возможны максимальное значение коэффициента подобия, равное 1111, и минимальное значение, равное 0000. За счет того, что синхросигналы, закодированные по закону формирования членов рекуррентной последовательности, расположены на строго определенных тактовых интервалах строки, а ложные синхросигналы, которые могут возникать по случайному закону в информационной части цифрового видеосигнала, не будут повторяться в течение нескольких строк в строго определенном тактовом интервале строки, значение коэффициента подобия на выходе решающего блока 1I будет возрастать только на строго определенном тактовом интервале строки, где расположен синхросигнал. При достижении максимального значения коэффициента подобия, равного 1111, решающий блок 11 на втором выходе вырабатывает сигнал (команду) фазирования на фазируемый адресный счетчик 12, который работает следующим образом. Фазируемый адресный счетчик 12, т-тмеющий коэффициент счета К ,5 о{М 2 « 2 2 % построенный на двоичных .счетчиках, например интегральных микросхемах К531ИЕ17, и обладающий возможностью предварительной установки числа, при подаче на него с.игнала

0

5

0

5

0

5

фазирования с второго выхода решающего блока 11 переводится в режим предварительной установки числа, при это на информационные входы микросхемы счетчика 12 поданы адресные сигналь фазирования с выхода вычислительного блока 10, т.е. в него в этом случае будет осуществлена запись номера последнего принятого члена рекуррентно последовательности U, и тем самым будет осуществлена фазировка счетчика 12 в соответствии текущей фазой принимаемого цифрового видеосигнала.

Блок 13 памяти (фиг.6), обеспечи- вающий запоминание четырехразрядного значения коэффициента подобия в каждом тактовом интервале и задержку этого значения на строку, работает следующим образом. На информационные D-входы ОЗУ 28-31 поступают значения коэффициентов подобия. На тактовый вход выходного регистра 32, счетный вход адресного счетчика 33 и входы Запись-считывание (WE) ОЗУ 28-31 поданы тактовые импульсы. При этом в первой половине тактового интервала при высоком потенциале на входе Запись-считывание в ОЗУ 28-31 происходит считывание информации из ОЗУ по адресу Hj, определггмому состоянием счетчика 33. В середине тактового интервала по перепаду в регистр 32 осуществляется запись информации, появившейся на выходе ОЗУ . Во второй половине тактового интервала при низком уровне сигнала на входе Запись-считывание (I -Ti) ОЗУ 28-31 происходит запись информации, поступающей на информационные входы ОЗУ 28-31. По перепаду в конце тактового интервала происходит изменение состояния счетчика 33 с Л на А.,, и в следующем тактовом интервале процесс повторяется.

Фазируемый адресный счетчик 12, имеющий коэффициент счета К., построенный на двоичных счетчиках и обладающий возможностью предварительной установки числа, работает следую- щим образом. На информационные входы предварительной установки числа фазируемого адресного счетчика 12 подаются адресные сигналы, в которых содержится информация о номере по- следнего из принятых членов рекуррентной последовательности, а на вход управления предварительной установки счетчика 12 подается сигнал с первого

выхода решающего блока 1I. При этом в счетчик 12 производится запись числа с выхода вычислительного блока 10 и адресные выходные сигналы счетчика 12 устанавливаются в нужную фазу с точностью до такта по отношению к входному принимаемому видеосигналу С выхода адресного фазируемого счетчика 12 адресные сигналы поступают н входы управления записью цифрового видеосигнала в блок 15 кадровой памяти приемника 8 цифрового видеосигнал (фиг. .2), работающего следующим образом. Цифровой видеосигнал поступает на пнформационньй вход блока 15 кадровой памяти. Управление записью этого цифрового видеосигнала осуществляется по тактовым импульсам, поступающим на второй вход приемника 8 цифрового видеосигнала и соответственно на тактовый вход блока I5 кадровой памяти,и адресным сигналам, поступающим на адресные входы записи блока 15 кадровой памяти. Синхрогене ратор 14 считывания вырабатывает тактовые и адресные сигналы считывания, необходимые для правильного считьша- ния цифровой информации из блока 15 кадровой памяти, и работает обычным образом. При этом цифровая информация, считьгааемая из блока 15 кадровой памяти, подается на цифроаналого- вый преобразователь 16, где осуществляются все необходимые операции, необходимые для преобразования ТВ-информации из цифровой формы в аналоговую. Видеосигнал в аналоговой форме с вькода цифроаналогового преобразователя 16 подается на первый вход устройства 17 отображения. На синхронизирующий вход устройства 17 отображения подаются синхронизирующие синхросигналы с второго выхода синхроге- нератора 14 считывания.

Формула изобретения

путем уменьшения сбоев синхронизации синхросигнал формируют путем модуляции по закону формирования членов рекуррентной последовательности, число которых равно или кратно количеству строк разложения ТВ-изображения в передаваемом кадре.

2, С-истема для формирования и приема телевизионного сигнала при пере- даче изображения, содержащая на передающей стороне последовательно .соединенные синхрогенератбр, источник I цифрового вэдеосигнала, смеситель, Iлинейное кодирующее устройство, к

Iвторому входу которого подключен вто- 1рой выход синхрогенератора, и канал :связи, а на приемной стороне - ли- :нейное декодирующее устройство, к |входу которого подключен канал связи ;и приемник цифрового видеосигнала о тличающаяся тем, что введены на передающей-стороне формирователь рекуррентного синхросигнала, к первому, второму и третьему входам которого подключены соответственно |второй, третий и четвертый выхода: ;синхрогенератора,, а выход формирователя рекуррентного синхросигнала соединен с вторым входом смесителя, к -третьему входу которого подключен четвертьй выход синхрогенератора, а на приемной стороне введены блок памяти и последовательно соединенные входной блок, к информационному входу которого подключен первый выход линейного декодирующего устройства, вычислительный блок, решающий блок, к второму входу которого подключен выход блока памяти, и фазируемый адрес- ньм счетчик, выход которого соединен с адресным входом приемника цифрового видеосигнала, к тактовому входу которого подключен тактовый вход блока памяти, тактовый вход фазируемого адресного счетчика, тактовьй вход входного блока и второй ВЬЕХОД линейного декодирующего устройства, при этом к информационному входу фазируемого адресного счетчика подключен второй выход вычислительного блока, а к информационному входу блока памяти подключен второй выход решающего блока.

(4идаровои {идехигиал

Toff/nofbie

UftnyA C I

Тактовый

вход

(ндюрмаиконный вхо9

19

Значение числа |7 Значение auxoi Фиг.д

15

ffflecm/e

CUfftOAbI

Фиг. г

20

Фиё.5