Преобразователь кодов Советский патент 1989 года по МПК H03M7/12 

1

Изобретение относится к вычислительной технике и может быть исполь зовано в автоматических и вычислительных устройствах для преобразова ния хранимого кода в обратный или до полнительный, а также для выполнения операций прямого и обратного счета.

Целью изобретения является упрощение преобразователя кодов.

На чертеже представлена функциональная схема преобразователя кодов.

Преобразователь содержит разряды- 1.1 - 1.п (п 1,N), каяздый из которых включает в себя счетный триггер 2, элементы ИЗ, 4, элемент ИЛИ 5.

Преобразователь щим образом.

работает следую - 5

Преобразуемое число записывается в счетные триггеры 2 (утановочные входы триггеров на чертеже не пока- . заны) и хранится этими триггерами как

до, так и после преобразований.

10

.Дпя преобразования кода хранимого числа в обратный необходимо подать I сигнал на управляющий вход 6.1. Для преобразования кода хранимого числа в дополнительный необходимо подать сигнал на управляющий вход 6.2.

31455392

Преобразование кода хранимого числа в обратный заключается в инвертировании всего кода числа.

Сигнал преобразования с управляющего входа 6.1 преобразователя поступает непосредственно на счетный вход триггера 2 первого разряда 1.1, инвертируя его, и далее через элементы ИЛИ 5 на счетные входа 2 всех последующих 1.2 - 1«п разрядов, обеспечивая инвертирование хранимого триггерами кода. Отсутствие состязаний при этом гарантируется тем, что на первых ходах элементов . 1ШИ 5 всех 1.1 - 1.П счетных разря- :Дов сигналы отсутствуют независимо от того, на каком этапе переключения находится триггер 2.

1)в группе младших нулевых разрядов и в самом младшем единичном разряде сигнал с управляющего входа 6.2 на счетные входы триггеров 2 этих разрядов не поступает вообще,

2)в группе старших разрядов, следующих за самым младшим единичным разрядом, сигналы на первых входах

триггеров 1Q элементов ИЛИ 5 отсутствуют независимо от того, на каком этапе переключения находятся триггеры этих разрядов, так как в этих разрядах отсутствуют сигналы на вторых входах первых и вторых элементов ИЗ, 4.

Операция прямого счета осуществ- пяется в два такта, а именно путем )оследовательного преобразования записанного в разряды числа сначала

15

Изобретение относится к вычислительной технике и может быть использовано в автоматических и вычислительных устройствах для преобразования хранимого кода в обратный или дополнительный, а также для выполнения прямого и обратного счета. Цель изобретения - упрощение преобразователя кодов. На чертеже представлена функциональная схема преобразователя кодов. Преобразователь содержит разряды 1.1 -1-.П (п 1 ,N) , каждый из которых включает в себя счетный триггер 2, элементы И 3, 4 и элемент ИЛИ 5, управляющие входы 6.1, 6.2. Преобразователь кодов работает следующим образом. Число, записанное в преобразователь, может быть представлено либо в обратном коде, для чего необходимо подать сигнал на управляющий вход 6.1, либо в дополнительном коде,для чего необходимо подать сигнал на управляющий вход 6.2. Прямой счет осуществляется путем последовательного преобразования кода исходного числа сначала в обратный, а затем в дополнительный. Обратный счет осуществляется путем последовательного преобразования кода исходного числа сначала в дополнительный, а затем в обратный. 1 ил.

Преобразование кода хранимого чис-2о в обратный, а затем в дополнительла в дополнительный заключается в инвертировании части кода,, расположенной старше самой младшей единицы.

Сигнал преобразования поступает с управляющего входа 6.2 преобразо- ,Бателя на вторые входы первого 3 и второго 4 элементов И первого разряда 1.1.. Если первый разряд хра- ;нит нулевое значение, то действие этого сигнала проявляется на вторых ; входах первого .3 и второго 4 элем ен- ,тов И второго разряда 1.2. Если первый разряд хранит единичное значение, то. действие этого сигнала прояв ляется на счетных входах триггеров 2 и первых входах элементов ИЛИ 5 второго и последующих разрядов. Рассматризая аналогичным образом ра- боту второго и последующих разрядов, можно отметить, что распространение сигнала .с управляющего входа 6.2 через, вторые эле менты И 4 ос: тдестБля- ется в группе младших разрядов, .хранящих нулевое значение,- причем на счетные, входы триггеров 2 этих разрядов сигнал не цроходит. В самом первом разряде (после группы нулевых ,разрядов), хранящем единичное значе- :ние, осуществляется перекомму т аи;ия сигнала через первый элемент И 3 на выход элемента ИЛИ 5 этого разряда. Это приводит к инвертированию всей группы старших разрядов, следующих за самым младшим единичным разрядом, причем на счетный вход триггера 2 самого младшего единичного разряда сигнал не поступает. Отсутствие сос- тязаний при этоц гарантируется тем, что

ный код. Для этого необходимо подать сигнал сначала на управляющий вход 6.1, а затем на управляющий вход 6.2. В результате модуль запн-

25 санного в разряды числа увеличится на единицу.

Операщ обратного счета также осуществляется в два такта, но при этом число, записанное в разряды,.

30 последовательно преобразуется сначала в дополнительный, а затем в обратный код. Для этого необходимо по; дать сигнал сначала на управляклций вход 6 ..2, а затем на управляющий вход 6.1. В результате-iмодуль запи 1 санного в разряды числа уменьшится на единицу.

Формула изобретения

Преобразователь кодов, содержа- пщй в ка/адом из п (п 1 jN) разрядов триггер, прямой и инверсный выходы которого соединены с первыми входами соответственно первого и второго элементов И, выход первого элемента И соединен с первьпч входом элемента ИЛИ, выход элемента ИЛИ kaждoгo предьщущего разряда соединен со счетным входом триггера последующего разряда, вход счетного триг гера первого разряда является первым управляющим входом преобразователя, отличающийся тем,, что, с целью упрощения преобразователя, в каждом его разряде второй вход второго элемента И соединен с- вторым входом первого элемента И, второй вход элемента ИЛИ объединен

40

45

50

55

ный код. Для этого необходимо подать сигнал сначала на управляющий вход 6.1, а затем на управляющий вход 6.2. В результате модуль запн-

5 санного в разряды числа увеличится на единицу.

Операщ обратного счета также осуществляется в два такта, но при этом число, записанное в разряды,.

0 последовательно преобразуется снача ла в дополнительный, а затем в обратный код. Для этого необходимо по;; дать сигнал сначала на управляклций вход 6 ..2, а затем на управляющий вход 6.1. В результате-iмодуль запи 1 санного в разряды числа уменьшится на единицу.

Формула изобретения

Преобразователь кодов, содержа- пщй в ка/адом из п (п 1 jN) разрядов триггер, прямой и инверсный выходы которого соединены с первыми входами соответственно первого и второго элементов И, выход первого элемента И соединен с первьпч входом элемента ИЛИ, выход элемента ИЛИ kaждoгo предьщущего разряда соединен со счетным входом триггера последующего разряда, вход счетного триггера первого разряда является первым управляющим входом преобразователя, отличающийся тем,, что, с целью упрощения преобразователя, в каждом его разряде второй вход второго элемента И соединен с- вторым входом первого элемента И, второй вход элемента ИЛИ объединен

0

5

0

5

со счетным входом триггера, выход второго элемента И каждого предьщу- щего разряда соединен с объединенными вторъми входами элементов И последующего разряда, объединенные вто- ; рые входы элементов И первого разряда являются вторым управляющим входом I преобразователя.