Устройство фазоимпульсной модуляции Советский патент 1989 года по МПК H03K7/04 

(21)4016756/24-21

(22)27.01.86

(46) 15.02,89. Бюло № 6

(71)Северо-западньй заочный политехнический институт

(72)И.Н. Андреев, Н.Д. Дымович и Г.А. Шелгунова

(53) 621.374(088,8)

(56) Авторское свидетельство СССР

№ 1215170, кл, Н 03 К 7/04, 28.12.83.

Авторское свидетельство СССР № 1411958, кл, Н 03 К 7/04, 24.12.85.

(54) УСТРОЙСТВО ФАЗОИМПУЛЬСНОЙ МОЛУ- ЛЯ1ЩИ

(57) Изобретение относится к импульсной технике и может быть использовано в системах передачи информации с фа- зоимпульсной модуляцией при наличии реверберационньк помех в каналах связи. Целью изобретения является повышение достоверности передаваемой информации. Устройство содержит гене- Ратор 1 опорной частоты, элементы 2,

i9

сл

4

р1

00

со

05

|

Фиг 1

15 и 21 совпадений, элементы ИЛИ 3, 5, 12, счетчик 4 импульсов, блок 6 сравнения, дешифраторы 7, 16, коммутаторы 8, 11, амплитудно-импульсный преобразователь 9, пороговый блок 10, счетчик адреса 13, оперативное запоминающее устройство 14, делитель 17 частоты, счетчик 18 данных, шину 19 Пуск, входную шину 20, ключи 24 и 25, стабилизирующий блок 26; Исполь1

Изобретение относится к импульсной технике и может быть использовано в системах передачи информации с фазо- импульсной модуляцией при наличии реверберационных помех в канале связи.

Целью изобретения является повьш1е- ние достоверности передаваемой информации,

На фиг. 1 приведена функциональная схема устройства фазоимпульсной модуляции; на фиг. 2 - временные диаграммы его работы в режиме записи информации; на фиг. 3 - то же, в режиме считьшания информахщи.

Устройство фазоимпульсной модуляции содержит генератор 1 опорной частоты, элемент 2 совпадений, элемент ИЛИ 3, счетчик 4 импульсов, элемент ИЛИ 5, блок 6 сравнения, дешифратор 7 коммутатор 8, амплитудно-импульсньй преобразователь 9, пороговый блок 10, коммутатор 11, элемент ИЛИ 12, счетчик 13 адреса, оперативное запомина- ющее устройство 14, элемент 15 совпадений, дешифратор 16, делитель 17 частоты, счетчик 18 данных, шину 19 Пуск, входную шину 20, элемент 21 совпадений, конденсаторы 22 и 23, .ключи 24 и 25 и стабилизирующий блок 26.

Входная шина 20 соединена с первым входом амплитудно-импульсного преобразователя 9, второй вход кото- рого соединен с выходной шиной инверсного сигнала и первым выходом коммутатора 8,- а выход - с входом порогового блока 10 и первыми выводами конденсаторов 22 и 23 и стаби-

зование устройства в системах теле- графно-телефонной связи позволит повысить помехоустойчивость и достоверность передаваемого сообщения путем уменьшения влияния селективных замираний сигнала, связанных с флуктуацией отдельных частотных составля- кщих сигнала. Уменьшение скорости передачи сообщений приводит к повышению дальности связи. 3 ил.

лизирующего блока 26. Вторые выводы стабилизирующего блока 26 непосредственно, а конденсаторов 22 и 23 через соответствукнцие ключи 24 и 25 соединены с общей шиной. Управляющий вход ключа 25 соединен с первым входом элемента 21 совпадений и первым выходом коммутатора 11, первый вход которого соединен с первым входом элемента ИЛИ 12 и выходом дешифратора 16, второй вход - с шиной 19 Пуск и вторым входом элемента ИЛИ 12, а второй выход - с управляющим входом ключа 24, первым входом элемента 2 совпадений и первым входом элемента 15 совпадений. Вьпсод последнего соединен с входом разрешения записи оперативного запомина- кяцего устройства 14, информационные входы которого соединены с выходами счетчика 18 данньк, а адресные входы - с первыми выходами счетчика 13 адреса, вторые выходы которого соединены с входами дешифратора 16, первый вход - с выходом элемента ИЛИ 12 а второй вход - с выходной шиной прямого сигнала, вторым выходом коммутатора 8, вторым входом элемента 15 совпадений, входом выбора кристалла оперативного запоминакщего устройства 14, вторым входом элемента 21 совпадений и вторым входом элемента 2 совпадений, третий вход которого соединен с входом делителя 17 частоты, выходом генератора 1 опорной частоты и первым входом счетчика 18 данных, а выход - с первым входом элемента ИЛИ 3, второй вход которого соединен с выходом элемента 21 ,

совпаденгш, а выход - с первым вводом счетчика 4 и myльcoв, второй 1ХОД которого соединен с вторым входом счетчика 18 данных, выходом элемента ИЛИ 5 и первым входом коммутатора 8, а выходы - с входами дешифратора 7 и первьми входами блока 6 сранения, вторые входы которого соединены с выходами оперативного запоминающего устройства 14, третий вход - с первым выходом кси-гмутатора 11, а выход - с первым входом элемента ИЛИ 5, второй вход которого соединен с вькодом дешифратора 7, второй вход которого соединен с вторым выходом коммутатора 11. Вход делителя 17 частоты соединен с третьим входом элемента 21 совпадений. Третий вход счетчика 18 данных соединен с вторым выходом коммутатора 8, второй вход которого соединен с выходом порогового блока 10.

Коммутатор 8 может быть выполнен на D-триггере, инверсный выход которого соединен с D-входом, а синхрони- зирунлций и R вх оды являются его первым и Вторым входами соответственно. Коммутатор 11 может быть выполнен на RS-триггере, R и S входы которого являются его первым и вторым входами соответственно.

Стабилизирующий блок 26 может быть выполнен в виде генератора тока на транзисторе.

Оперативное запоминающее устройство 14 может быть выполнено на микросхемах памяти 155 и 565 серий.

На фиг. 2а показан сигнал на вь1хо- де генератора 1 опорной частоты; на фиг. 2б - сигнал на входе порогового блока 10 в режиме записи; на фиг„2в - сигнал на выходе порогового блока 10 в режиме записи; на фиг. 2г - фазо- модулированный сигнал на втором выходе коммутатора 8; на фиг. 2д - процесс преобразования интервала времени в количество импульсов, происходящий в счетчике 18 данных; на фиг.2е - сигнал на выходе счетчика 18 данных; на фиг о 2ж-м - сигналы на первых выходах счетчика адреса в режиме записи.

На фиг. Зн показан сигнал на выходе делителя 17 частоты; на фиг.Зо - сигнал на первом выходе счетчика 4 импульсов в режиме считывания; на фиг. Зп - сигнал на входе порогового блока 10 в режиме считывания; на

1458967

фиг. Зр - сигнал на вьосоде порогового блока 10 в режиме считывания; на фиг. 3с - сигнал на втором выходе коммутатора 8 в режиме считывания; на фиг. 3т, у - сигналы .на шине адреса и выходной шине данных оперативного запоминающего устройства 14,,

Устройство фазоимпульсной модуля- то ции работает следующим образом.

По команде Пуск на шину 19 Пуск подается короткий пусковой импульс длительностью несколько микросекунд, при этом коммутатор .11 устанавливает- 15 ся в такое положение, при котором на его первом выходе появляется потенциал О, закрьшающий блок 6 сравне- . ния, элемент 21 совпадений и электронньй ключ 25. По этой команде на 0 входную шину 20 поступает входной сигнал, при этом на втором (инверсном) выходе коммутатора 11 появляется потенциал 1, который открывает дешифратор .7, элемент 15 совпадений, 5 элемент 2 совпадений и электранньй ключ 24, замыкающий второй вывод конденсатора 22 на общую шину. Таким образом, на обкладках конденсатора 22 в начальный момент времени потенциал 0 по отношению к общей шине равен нулю. Поэтому на выходе порогового блока 10 образуется потенциал О, который устанавливает коммутатор 8 в положение, при котором на его первом 5 ,) выходе появляется потенциал О, а на втором (инверсном) выходе - потенциал 1, которьй открывает по второму входу элемент 2 совпадений.

40

с выхода генератора 1 опорной частоты сигнал в виде меандра поступает на первый вход элемента, который открывается на время Т-М, где Т - период следования импульсов опорной 45 частоты; М - число импульсов. С выхода элемента 2 импульсы подаются через элемент ИЛИ 3 на первый вход счетчика 4 импульсов, который срабатывает только в те. моменты времени, когда на втором и третьем входах элемента 2 присутствуют потенциалы 1. Сосчитав М импульсов, счетчик 4 импульсов через дешифратор 1 и элемент 5 устанавливает себя по второму входу в исходное состояние (импульсом сброса). Импульс сброса подается также на второй вход счетчика 18 данных и на первый вход коммута- .

50

55

Коммутатор 8 управляет работой элементов 2 и 21 и амплитудно-импульсного преобразователя 9.

Импульс сброса, поступающий с выхода элемента 5, воздействует на коммутатор 8 так, что на его первом выходе появляется потенциал 1, а на втором (инверсном) выходе - О. Последний закрывает по вторым входам элементы 2 и 21,

Амплитудно-импульсный, преобразователь 9 вырабатьшает постоянное напряжение, на которое накладывается переменное напряжение, поступающее по входной шине 20. Это происходит только в те моменты времени, когда на первом выходе коммутатора 8 появляется потенциал О, В это время проис

ходит заряд конденсатора 22 через открытый электронный ключ 24. При появлении потенциала 1 на первом выходе коммутатора 8 прекращается заряд и начинается разряд конденсатора 22 через стабилизирующий блок 26 до определенного (нулевого) уровня, при котором на выходе порогового блока 10 образуется перепад напряжения от потенциала 1 до потенциала О. Этот перепад напряжения подается на второй вход (вход установки нуля) коммутатора: 8 и управляет его работой. . пример, при подаче на второй вход коммутатора 8 потенциала О на его первом выходе возникает потенциал О а на втором (инверсном) выходе - 1. Потенциал 1 от коммутатора 8 подается На вторые входы элементов 2 и 21 и открьшает их. В результате на втором входе элемента 2 появляется последовательность фазомодулированных импульсов положительной полярности.

Фазомодулированная последовательность импульсов поступает на третий вход счетчика 18 данных, на второй вход которого подаются короткие импульсы сброса длительностью несколько микросекунд, передний фронт которых совпадает с задним фронтом им- пульсов фазомодулированной последова- тельности. На первьй вход счетчика 18 данных поступает сигнал опорной частоты, например, 10 мГц с генератора 1 опорной гастоты. В счетчике 18 данных происходит заполнение интервала времени между задним фронтом импульсов и передним фронтом следующего импульса фазомодулированной последовательности «ыпульсов сигналами опорной

10

15

20

30

35

, . 1

- gQ 8 1х 4589676

.частоты. Таким образом, в счетчике 18 данных возникают серии импульсов, которые стробируются сигналами фазомодулированной последовательности импульсов. В момент действия этих сигналов прекращается счет импульсов опорной частоты и в счетчике 18 зависают сигналы в виде параллельного кода. Сигналы в параллельном коде поступают на информационный выход счетчика. 18 данных по действию стробиру- ющих сигналов, которыми являются импульсы фазомодулированной импульсной последовательности. По окончании действия стробирующего сигнала происходит сброс информации о интервале времени между соседними импульсами импульсом сброса, который: воздействует на второй вход счетчика 18 данных. Кодовая комбинация, образующаяся на информационных выходах счетчика 18 данных, поступает на информационные входы оперативного запоминающего уст- 25 ройства Т4.

По команде Пуск пусковой импульс поступает на второй вход элемента 12, с выхода которого подается на первый вход счетчика 13 адреса, и обнуляет его. С второго выхода коммутатора 8 последовательность фазомодулированных импульсов поступает на второй вход счетчика 13 адреса, которьй преобразует последовательность импульсов в двоичный код, т.е. десятичное выражение числа импульсов, пришедших на второй вход счетчика 13 адреса, преобразуется в двоичное число. Таким образом, кодовая комбинация, обр.азующаяся на первых выходах счетчика 13 адреса, поступает на адресные входы оперативного запомйнагадего устройства 14.

По команде Пуск на втором входе элемента 15 появляется сигнал разрешения 1, который позволяет осуществить прохождение через элемент 15 фазомодулированной импульсной последовательности, являющейся сигналом разрешения записи. Этот сигнал снимается с второго выхода коммутатора 8 и подается через элемент 15 на устройство 14.

С второго выхода коммутатора 8 снимается последовательность фазомодулированных импульсов положительной полярности, которая является одно-- временно сигналом выбора кристалла и подается на вход выбора кристалла

40

45

55

оперативного запоминающего устрой-, ства 14. Этот сигнал выбирает из ряда микросхем требуемую микросхему памяти. Подачей управляющего сигнала на вход разрешения записи при наличии сигнала выбора кристалла осуществляется операция записи. Таким образом .происходит преобразование интервалов времени между импульсами фазо- модулированной импульсной последовательности в двоичньй код и запись этого кода в оперативное запоминающее устройство 14.

Емкость оперативного запоминакяце- го устройства определяется по формуле С Та/Т

}

о.ср

т.

где Т, - время цикла записи; - среднее время между соседними импульсами фазомоду- ; лированной импульсной последователь- НОСТИ4 Например, чтобы записать звуковой сигнал с граничной верхней частотой 2,5 кГц в течение цикла записи, например, 10 с, необходимо оператив-

ное запоминающее устройство емкостью 50 Кбайт.

Сосчитав, например, 50000 импульсов фазомодулированной импульсной последовательности, счетчик 13 адреса формирует на выходе дешифратора 16 сигнал, который через элемент 12 подается на первьй вход счетчика 1.3 адреса и обнуляет его. Кроме того, этот сигнал подается на первый вход коммутатора 11 и устанавливает его в .такое положение, при котором на его первом выходе появляется сигнал 1, а на. втором выходе - сигнал О, Сигнал О закрывает электронный ключ 24,. отключая при этом от общей шины конденсатор 22, создает запрет для дешифрации сигналов дешифратором.7, создает запрет для прохождения сигналов опорной час.тоты с выхода генера- тора 1 опорной частоты через элемент 3 на первьй вход счетчика 4 импульсов создает запрет по второму входу элементу 15 для записи в оперативное запоминающее устройство 14. Сигнал 1 создает разрешение для сравнекия сигналов в блоке 6 сравнения и открывает электронный ключ 25, замыкая при этом второй вывод конденсатора 23 на общую шину.

При замыкании второго вьшода конденсатора 23 на .общую шину -на втором выходе коммутатора 8 появляется сигнал 1, которьй поступает на второй вход элемента 21. Одновременное воз;,

20

. , 25

458967

действие двух разрешающих сигналов 1, пришедштс на второй и третий входы элемента 21, обе&печивает прохождение сигнала опорной частоты через делитель 17 частоты, элемент 21 и элемент 3 на первый вход счетчика 4 импульсов. В первом такте на вторых входах блока 6 сравнения устанавли10 вается неопределенная кодовая комбинация. По мере прихода на первьй вход счетчика 4 импульса на его выходе формируются комбинации двоичных чисел. При совпадении кода, который

15 поступает .на первый вход блока 6 сравнения с выхода счетчика 4 импульсов, с кодом, которьй подается на второй вход блока 6 сравнения, на его выходе формируется импульс сброса, которьй поступает через элемент 5 на второй вход счетчика 4 импульсов и первьй вход коммутатора 8. Импульс сброса устанавливает счетчик 4 импульсов в исходное положение, а коммутатор 8 в такое положение, при котором на его первом выходе устанавливается сиг- пал 1, а на втором (инверсном) выходе -.сигнал О. Таким образом, на втором выходе коммутатора 8 фор30 мируется импульс, которьй устанавливает счетчик 13 адреса в такое положение, при котором на адресных входах устройства 14 появляется адрес второй ячейки памяти. Воздействием

2g сигнала выбора кристалла выбирают данные из второй ячейки памяти. Эти данные поступают на втор ой вход блока 6 сравнения. В момент воздействия импульса сброса, на первый вход коммутатора 8 на его первом выходе устанавливается сигнал 1, которьй воздействует на.первьй вход амплитудно-импульсного преобразователя 9 так, что его выход переходит в высо- -коимпедансное состояние и конденсатор 23 разряжается через открытьй эл ктронньй ключ 25 и стабилизирующий блок 26 до определенного нулевого уровня О, Сигнал О воздействует на пороговьй блок 10 так, что

О, Сиг40

45

56

55

на его выходе появляется нал О поступает на второй .вход коммутатора 8 и переводит его в состояние, когда на его втором выходе появляется.сигнал 1. Сигнал 1 создает разрешение для прохождения сигналов опорной частоты через делитель 17 частоты, элемент 21 и элемент 3 на первьй вход счетчика 4 им

пульсов. Процесс формирования фазо- модулированной импульсной последовательности продолжается до тех пор, пока не будет подана команда Пуск.

При сближении двух соседних импульсов в процессе формирования фа- зоимпульс ного модулированного сиг на- ла при считывании информации с оперативного запоминающего устройства 1 интервал времени может быть доведен практически до нуля. Это происходит, когда глубина модуляции в цикле записи близка к 1. С целью увеличения интервала времени между импульсами при их сближении в устройстве предусмотрен защитный интервал времени, которой определяется величиной емкости конденсатора 23.

Коэф(шциент депенкя делителя 17 частоты определяет скорость передачи информации. При коэффициенте деления частоты больше единицы происходит замедленная передача информации через канал связи. При коэффициенте деления частоты меньше единицы дел и- тель 17 частоты автоматически преобразуется в умножитель частоты и происходит ускоренная передача информации через канал связи.

Таким образом, уменьшение- скорости передаваемого сообщения при формировании фазоимпульсного сигнала пр использовании предлагаемого устройства в системах телефонно-телеграфно связи позволяет повысить помехоустойчивость и достоверность передаваемог сообщения путем уменьшения влияния селективных замираний сигнала, связанных с флуктуацией отдельньк частотных составляющих сигнала, и уменьшения реверберационных помех.

Кроме того, уменьшение скорости передачи сообщения прл телефонно- телеграфной связи приводит к увеличению дальности связи. .

Фор мул а изо б р е те ния

Устройство .фазоимпульснрй модуляции, содержащее амплитудно-импульсный преобразователь, первьй вход которого соединен с входной шиной, второй вход - с выходной шиной инверсного сигнала и первым выходом первого коммутатора, а выход - с входом порогового блока и первыми выводами первого и второго конденсаторов и стабилизирующего блока, вторые выво5

0

ды стабилизирующего блока непосредственно, а конденсаторов через соответствующие ключи соединены с общей шиной, при этом управляющий вход второго ключа соединен с первым выходом второго коммутатора, первый вход которого соединен с первым входом пер- аого элемента ИЛИ и выходом первого дешифратора, второй вход - с шиной Пуск и вторым входом элемента ИЛИ, а второй выход -с управляющим входом первого ключа и первым входом первого элемента совпадений, выход которого соединен с входом разрешения записи оперативного запоминающего устрой- ства, информационные входы которого соединены с выходами счетчика данных, а адресные входы - с первыми выходаьи счетчика адреса, вторые выходы которого соединены с входами первого дешифратора, первый вход - с выходом первого элемента ИЛИ, а второй вход - ,с выходной шиной прямого сигнала,

5 вторым выходом первого коммутатора, первым входом второго элемента совпадений, входом выбора кристалла one ративного запоминающего устройства и первым входом счетчика данных, второй вход которого соединен с первым входом счетчика импульсов и первым входом первого ко ммутатора, второй вход которого соединен с выходом порогового блока, генератор опорной частоты, выход которого соединен с вторым входом второго элемента совпадений, и третий элемент совпадений, отлич ающееся тем, что, с целью повьш1ения достоверности пе0 редаваемой информации, в него дополнительно введены второй и третий .элементы ИЛИ, второй дешифратор, блок сравнения и делитель частоты, вход которого соединен с выходом генератора опорной частоты и третьим взводом счетчика данных, а выход - .с первым входом третьего элемента совпадений, второй вход которого соединен с вторым входом первого элемента совпадений и вторым выходом первого коммутатора, третий вход - с первым выходом второго коммутатора, а выход - с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом второго элемента совпадений, а выход - с вторым входом .счетчика импульсов, вькоды которого соединены с входами второго дешифратора и первыми входами блока

0

5

5

0

5

n145896712

сравнения, вторые входы которого со-единен с первым входом первого комединены с выходами оперативного за-мутлтора, а второй вход - с вькодом

поминающего устройства, третий вход -второго дешифратора, второй вход кос первым выходом второго коммутато-торого соединен с вторым выходом

ра, а выход - с первым входом треть-второго комьгутатора и третьим входом

его элемента ИЛИ, выход которого со-второго элемента совпадений.

I I I I I I НИМИ im

Г

п п п п п ппппппппппппп п

Шина данных „D

овеовввововвешшошвоЕ

Фиг. 2.

ЧА

7

/f

С

Г

е

г

ч

f

I 1

X

г

f

i