Устройство для сопряжения ЭВМ Советский патент 1989 года по МПК G06F13/00 G06F15/16 

Изобретение относится к вычислительной технике и может быть использовано для построения многомашинных вычислительных систем.

Цель изобретения - расширение функциональных возможностей устройства за счет возможности передачи пакетов произвольной длины.

На фиг.1 представлена структурная схема устройства; на фиг.2 - схема диспетчера памяти.

Устройство для сопряжения ЭВМ содержит два блока 1 и 2 .буферной памяти, четыре счетчика 3-6, два триггера 7 и 8, три элемента И 9-11, элемент НЕ 12, два элемента ИЛИ 13 и 14, распределитель 15 импульсов, генератор 16 импульсов, формирователь 17 импульсов, дешифратор 18 адреса, схему 19 захвата магистрали, шинньй формирователь 20 и шесть магистральных усилителей 21-26, первый

20 блок 1 буферной памяти. После занесения всего пакета ЭВМ выставляет требование захвата уровнем на входе 35. По переднему фронту этого сигнала на выходе формирователя 39 формируинформационный вход-выход 27, вход 28

начальной установки устройства, вход 25 ется импульс, который производит 29 режима записи, вход-выход 30 син- установку счетчика 38, переписывая

в него значение счетчика 3. По заднему фронту этого импульса, на выходе формирователя 40 импульсов появляется 30 импульс, который устанавливает счетчики 3 и 4 в исходное состояние. На выходе элемента И 11 образуется по- тенциал, который разрешает схеме 19 захвата произвести захват общей ма- выход 37, счетчик 38, два формирова- 35 гистрапи,

теля 39 и 40 импульсов, схему 41 раз- После разрешения всевозможных решения приема, вход 42 синхронизации устройства.

Схема 41 содержит счетчик 43,

40

хронизации устройства, вход-выход 31 запрета доступа устройства, вход- выход 32 занятости устройства, вход 33 режима чтения, выход 34 разрешения записи устройства, второй информационный вход-выход 35 блоков 1 и 2 памяти, выход 36 разрешения чтения, второй информационный входдва триггера 44 и 45, два элемента И 46 и 47, формирователь 48 импульсов и элемент 49 НЕ.

Устройство работает следующим образом,

В устройстве блок 1 буферной памяти доступен с входа 29 только по записи, а блок 2 буферной памяти конфликтов по захвату магистрали и предоставления общей магистрали данному устройству на выходе схемы 19- захвата магистрали образуется нулевой уровень, который разрешает прохождение синхроимпульсов с генератора 16 на первый выход распределителя 15 импульсов и переключает форми- 45 рователь 20 на передачу. Импульсы через элемент ИЛИ 13 поступают на вход режима чтения блока 1 буферной памяти. По импульсу происходит чтение первого слова пакета, в котором

конфликтов по захвату магистрали и предоставления общей магистрали данному устройству на выходе схемы 19- захвата магистрали образуется нулевой уровень, который разрешает прохождение синхроимпульсов с генератора 16 на первый выход распределителя 15 импульсов и переключает форми- 45 рователь 20 на передачу. Импульсы через элемент ИЛИ 13 поступают на вход режима чтения блока 1 буферной памяти. По импульсу происходит чтение первого слова пакета, в котором

с входа 33 только по чтению.

Межмашинный обмен начинается с начальной установки устройства системы, 50 содержится адрес приемного устройст- которая осуществляется подачей им- ва. Адресное слово, синхронизируемое пульса на .вход 28 устройств. Поэто- импульсами тактовой частоты, посту- му импульсы счетчика 3 и 5 устанавливаются в максимальное состояние, счетчики 4 и 6 сбрасываются в ноль, триггеры 7 сбрасываются в ноль, а триггеры 8 устанавливаются в единицу, на выходе схем 19 захвата появляпает на входы дешифраторов 18 адреса остальных устройств системы. В адрес- 55 ном устройстве, если блок 12 буферной памяти свободен, на выходе дешифратора 18 адреса образуется уровень, который переключает в передающем устется единица, которая инициирует появление логического нуля на выходе дешифраторов 18 адреса всех устройств

системы. После начальной установки устройств ЭВМ начинает заносить пакет в блок 1 буферной памяти своего устройства. По импульсу записи на входе 29 происходит запись в блок 1

памяти, а по заднему фронту импульса - переход к следующему адресу в памяти.

После принятия первого слова пакета происходит переключение в единицу триггера 7, тем самым на первом входе элемента И 11 появляется потенциал, свидетельствующий о том, что блок 1 памяти устройства занят, ЭВМ продолжает заносить информацию в

блок 1 буферной памяти. После занесения всего пакета ЭВМ выставляет требование захвата уровнем на входе 35. По переднему фронту этого сигнала на выходе формирователя 39 формируПосле разрешения всевозможных

конфликтов по захвату магистрали и предоставления общей магистрали данному устройству на выходе схемы 19- захвата магистрали образуется нулевой уровень, который разрешает прохождение синхроимпульсов с генератора 16 на первый выход распределителя 15 импульсов и переключает форми- рователь 20 на передачу. Импульсы через элемент ИЛИ 13 поступают на вход режима чтения блока 1 буферной памяти. По импульсу происходит чтение первого слова пакета, в котором

содержится адрес приемного устройст- ва. Адресное слово, синхронизируемое импульсами тактовой частоты, посту-

содержится адрес приемного устройст- ва. Адресное слово, синхронизируемое импульсами тактовой частоты, посту-

пает на входы дешифраторов 18 адреса остальных устройств системы. В адрес- ном устройстве, если блок 12 буферной памяти свободен, на выходе дешифратора 18 адреса образуется уровень, который переключает в передающем устройстве прохождение синхроимпульсов с первого выхода распределителя 15 импульсов на второй выход.

Синхроимпульсы с выхода распределителя 15 поступают на входы счетчиков 5 и 38 и на вход режима чтения блока 1 буферной памяти. По импульсу происходит чтение слова из блока 1 буферной памяти, а по заднему фронту импульса - увеличение на единицу счетчика 5 и уменьшение на единицу счетчика 38.

Таким образом, происходит чтение всего пакета из блока 1 буферной памяти. После чтения первого слова пакета на младшем выходе счетчика 5 образуется отрицательный перепад, который обнуляет триггер 7, свидетельствуя в ЭВМ о том, что блок 1 буферной памяти свободен и можно заносить следующий пакет. После передачи всего пакета на выходе обратного переноса счетчика 38 образуется импульс, который производит сброс схемы 19 захвата магистрали, тем самым предоставляя возможность другому устройству захватить общую магистраль. На приемной стороне слова пакета поступают на вход блока 2 буферной памяти, а синхроимпульсы через элемент И 9 в адресуемом устройстве - на вход режима записи блока 2 буферной памяти, на счеиный вход счетчика 6 и на второй счетный вход схемы 41,

После записи первого слова пакета на младшем выходе счетчика 6 образуется перепад, который переключает триггер В в нуль, свидетельствуя о

1460724

превышающей частоту, задаваемую генератором 16, В начальном состоянии триггеры 44 и 45 находятся в нулевом состоянии, а счетчик 43 - в максимальном. При записи слова в блок 2 буферной памяти импульс записи инвертируется на элементе НЕ, с выхода которого он попадает на вход установ

10 ки триггера 45, устанавливая его в единицу. По импульсу синхронизации на выходе элемента И 47 образуется фронт, который увеличивает на единицу счетчик 43 и сбрасывает в нуль

15 триггер 45, Импульсы синхронизации на входах элементов И 46 и 47 пред ставляют из себя последовательности неперекрывающихся сдвинутых по фазе импульсов. При чтении слов происхо20 Дит -аналогичный процесс, только значение счетчика 43 уменьшается на единицу. После чтения последнего слова пакета на выходе обратного переноса счетчика формируется импульс осво25 бождения,

Формула изобретения

1, Устройство для сопряжения ЭВМ, 30 содержащее два блока буферной памяти, четыре счетчика, два триггера, т три элемента И, элемент НЕ, два элемента ИЛИ, распределитель импульсов, формирователь импульсов, дешифратор 35 адреса, схему захвата магистрали, шинный формирователь и шесть магистральных усилителей, информационные выходы первого и второго счетчиков соединены с первыми адресными входами

том, что блок 2 буферной памяти занят 40 первого и второго блоков буферной паи ЭВМ может считывать информацию. Считывание информации происходит подачей отрицательных импульсов на вход устройства 33, которые поступают также на вход счетчика 4, и первый счетный вход схемы 41. После чтения всего пакета на выходе схемы 41 образуется импульс, который устанавливает в единицу триггер 8 и устанавливает в исходное состояние счетчики 4 и 6. Таким образом, устройство г отово принять очередной пакет. Перед занесением пакета в блок памяти на линии 35 должень быть нулевой уровень.

Схема 41 функционирует следукицим образом.

На вход 42 синхронизации подаются импульсы с частотой, в два раза

мяти соответственно, выход переноса первого счетчика соединен с входом установки в 1 первого триггера, первый информационный вход-выход уст45 ройства соединен с информационным ; входом первого и выходом второго блоков буферной памяти, выходы разрядов третьего и четвертого счетчиков соединены с вторыми адресными входами

50 первого и второго блоков буферной памяти соответственно, младший раз- ряд выхода третьего счетчика соединен с входом стробирования первого триггера, вход начальной установки

55 устройства соединен с первыми входами установки с первого по четвертый счетчиков, входом установки в О второго триггера и первым входом сброса схемы захвата магистрали.

1460724

превышающей частоту, задаваемую генератором 16, В начальном состоянии триггеры 44 и 45 находятся в нулевом состоянии, а счетчик 43 - в максимальном. При записи слова в блок 2 буферной памяти импульс записи инвертируется на элементе НЕ, с выхода которого он попадает на вход установ0 ки триггера 45, устанавливая его в единицу. По импульсу синхронизации на выходе элемента И 47 образуется фронт, который увеличивает на единицу счетчик 43 и сбрасывает в нуль

5 триггер 45, Импульсы синхронизации на входах элементов И 46 и 47 пред ставляют из себя последовательности неперекрывающихся сдвинутых по фазе импульсов. При чтении слов происхо0 Дит -аналогичный процесс, только значение счетчика 43 уменьшается на единицу. После чтения последнего слова пакета на выходе обратного переноса счетчика формируется импульс осво5 бождения,

Формула изобретения

1, Устройство для сопряжения ЭВМ, 30 содержащее два блока буферной памяти, четыре счетчика, два триггера, т три элемента И, элемент НЕ, два элемента ИЛИ, распределитель импульсов, формирователь импульсов, дешифратор 35 адреса, схему захвата магистрали, шинный формирователь и шесть магистральных усилителей, информационные выходы первого и второго счетчиков соединены с первыми адресными входами

40 первого и второго блоков буферной памяти соответственно, выход переноса первого счетчика соединен с входом установки в 1 первого триггера, первый информационный вход-выход уст45 ройства соединен с информационным ; входом первого и выходом второго блоков буферной памяти, выходы разрядов третьего и четвертого счетчиков соединены с вторыми адресными входами

50 первого и второго блоков буферной памяти соответственно, младший раз- ряд выхода третьего счетчика соединен с входом стробирования первого триггера, вход начальной установки

55 устройства соединен с первыми входами установки с первого по четвертый счетчиков, входом установки в О второго триггера и первым входом сброса схемы захвата магистрали.

вход режима записи устройства соединен со счетным входом первого счетчика и входом режима записи первого блока буферной памяти, выход первого и информационный вход второго блоков буферной памяти соединены с первым информационным входом-выходом шинного формирователя, выход первого блока буферной памяти соединен с адресным входом дешифратора адреса, выход, генератора импульсов соединен со счтеным входом схемы захвата магистрали и входом распределителя импульсов, первый выход которого соединен с первыми входами первого и второго элементов ИЛИ, выход первого элемента ИЛИ соединен с входом режима чтения первого блока буферной памяти, второй выход распределителя импульсов соединен с.вторыми входами первого и второго элементов ИЛИ и счетным входом третьего счетчика, выход эле - мента ИЛИ соединен через первый ма- гистральньш усилитель с входом-выходом синхронизации устройства, вход- выход синхронизации устройства соединен через второй магистральный усилитель с первыми входами первого и второго элементов И, выход первого элемента И соединен с входом режима записи второго блока буферной памяти и счетным входом четвертого счетчика, младший разряд выхода которого соединен с входом стробирования второго триггера, выход дешифратора адреса соединен с вторым входом первого элемента И, вход-выход запрета доступа устройства соединен через третий магистральный усилитель с входами блокировки схемы захвата магистрали и дешифратора адреса, выход схемы захвата магистрали соединен с первым управляющим входом распределителя импульсов, входом выбора направления шинного формирователя и через четвертый магистральный усилитель - с входом-выходом запрета доступа устрой- ства, выход дешифратора адреса соединен через пятый магистральный усилитель с входом-выходом занятости устройства, вход-выход занятости устройства соединен через шестой магист- ральньй усилитель с вторым управляющим входом распределителя и тульсов и входом элемента НЕ, выход которого соединен с вторым входом второго элемента И, выход которого соединен с входом запуска первого формировате-

;

10

15

20

25

607246

ля 11мпульсов, выход которого соединен с входом синхронизации дешифратора адреса, вход режима чтения устройства соединен со счетньт входом второго счетчика и входом режима чтения второго блока буферной памяти, выход первого триггера является выходом разреш ения записи устройства и соединен с первым входом третьего элемента И, второй вход которого является входом разреше.ния передачи информации.устройства, выход третьего элемента И соединен с входом требования передачи схемы захвата магистрали, выход второго триггера является выходом разрешения чтения устройства и соединен с входом запрета работы дешифратора адреса, второй информа- ционньп вход-выход шинного формирователя является вторым информационным входом-выходом устройства, отличающееся тем, что-, с целью расширения функциональньгх возможностей путем передачи пакетов произвольной .длины, в него введены счетчик, два формирователя импульсов, схема разрешения приема, причем вычитающий вход пятого счетчика соединен со счетным входом третьего счетчика, выход отрицательного переноса пятого счетчика соединен с вторым входом сброса схемы захвата магистрали, вход, запуска второго формирователя импульсов соединен с выходом третьего элемента И, выход второго формирователя импульсов соединен с входом запуска третьего формирователя импульсов и входом установки пятого счетчика, 40 выход третьего формирователя импульсов соединен с вторыми входами установки первого и третьего счетчиков, вход установки схемы разрешения приема соединен с входом начальной уста- 45 новки устройства, первый и второй счетные входы схемы разрешения приема соединены со счетными входами ч второго и четвертого счетчиков соот- ; ветственно, вход синхронизации схемы разрешения приема соединен с входом синхронизации устройства, выход схемы разрешения приема соединен с вторыми входами установки второго и четвертого счетчиков и второго триг- cg гера, выход схемы захвата магистрали соединен с третьим входом третьего элемента И, выход разрядов первого счетчика соединен с информационйым входом пятого счетчика.

30

35

50

2, Устройство по П.1, отличающееся тем, что схема разрешения приема содержит счетчик, два триггера, два элемента И, формирователь импульсов и элемент НЕ, первый счетный вход схемы соединен с входом установки первого триггера и первым входом первого элемента И, второй счетный вход схемы соединен через элемент НЕ с входом установки второго Триггера и первым входом второго элеента И, вход установки схемы соединен с входами сброса первого и второго триггеров и входом установки счет- 15 ика, зыходы первого и второго триг10

15

607248

геров соединены с вторыми входами - первого и второго элементов И соответственно, выход первого элемента И соединен с первым счетным входом счетчика и входом стробирования первого триггера, выход второго элемента И соединен с вторым счетным входом счетчика и входом стробирования второго триггера, вход синхронизации схемы соединен с третьим входом первого элемента И и входом запуска формирователя импульсов, выход которого соединен с третьим входом второго элемента И, выход счетчика является выходом схемы.

10

Изобретение относится к вычислительной технике и может быть использовано для построения многомашинных вычислительных систем. Цель изобретения - расширение функциональных возможностей устройства путем передачи пакетов произвольной длины. ройство содержит блоки 1 и 2 буферной памяти, счетчики 3-6, 38, триггеры 7 и 8, элементы И 9-11, элемент НЕ 12, элементы ИЛИ 13 и 14, распределитель 15 импульсов, генератор 16 4шпульсов, формирователи 17, 39 и 40 импульсов, дешифратор 18 адреса, схему 19 захвата магистрали, шинный формирователь 20, магистральные усилители 21-26 и схему 41 разрешения приема. Блок 1 памяти предназначен для передачи информации, а блок 2 памяти - для приема. Схема 41 разрешения приема разрешает запись в блок 2 памяти, когда весь пакет из него выбран. 1 з.п. ф-лы, 2 ил. с ел J7 г-- ii 5 гг 4 а о 4

9

«5

47