Устройство для определения вероятности работоспособности структурно-сложной системы Советский патент 1989 года по МПК G06F17/00 

1

Изобретение относится к вычислительной технике и может быть использовано при анализе и прогнозировании надежности систем сложной структуры, а именно для определения показателя структурной надежности системы - вероятности работоспособности

Цель изобретения - расширение функциональных возможностей устройства за счет обеспечения возможности вычисления значения вероятности работоспособности системы при произвольных значениях надежности ее элементов и структурных единиц, равных или не равных между собой.

На фиг.1 представлена структурная схема устройства-,на фиг. 2 - схема узла сравнения.

Устройство содержит первый счетчик 1 (состояний), второй счетчик 2, .узел 3 сравнения, первый 4, второй 5 и третий 6 блоки памяти, блок 7 выделения единиц, блок 8 умножения, сумматор 9, первый 10 и второй 11 регистры, первый 12, второй 13, тре- ,тий 14, четвертый 15,пятый 16, шестой 17, седьмой 18, восьмой 19 и девятый 20 элементы И, блок 21 элементов И, первый 22, второй 23, третий 24, четвертый 25, пятый.26, шестой 27 и седьмой 28 элементы ИЛИ, блок 29 элементов ИЛИ, первый 30 и второй 31 триггеры, первый 32, второй 33, третий 34 и четвертый 35 элементы задержки. На схеме обозначены установочный вход 36 и выход 37 остановки.

Узел 3 содержит группы элементов ИЛИ каналов, элементы И каналов, элементы ИЛИ 40,- -40 каналов и элемент ИЛИ 41.Блок 4 включает регистры 42.

Вероятность работоспособности исследуемой системы определяется как сумма вероятностей всех без исключения возможных ее работоспособных состояний, причем вероятность каждого работоспособного состояния определяется как произведение вероятностей исправной работы всех элементов, входящих в данное работоспособное состояние, и вероятностей отказов всех остальных элементов системы,

Для вычисления вероятности работоспособности системы модель ее надежности представляется в виде п-разряд- ных двоичных слов, каждое из которых соответствует минимально1-1у пути в структуре. Минимальный путь в структуре произвольного типа есть такой

набор работоспособных элементов, исключение любого из которых (т.е. отказ) переводит систему из состояния работоспособности в состояние отказа. Если путь проходит через i-й

элемент модели надежности, то в i-й

разряд п-разрядного двоичного слова

заносится 1, в противном случае (,п). Количество разрядов п

слова определяется числом элементов

модели надежности, а количество m слов совпадает с количеством минимальных путей в модели надежности и зависит от порядка сложности исследуемой системы (количества элементов и связей системы).

Двоичные слова, представляющие

модель надежности системы, записываются и в процессе работы устройства, хранятся в регистрах 42,-42 блока 4 памяти. Разрядность этих регистров принимается равной максимально возможному значению п, т.е. исходя из необходимости обеспечения возможности

14607284

исследования с использованием ланного работы и значение вероятности отказа

устройства наиболее сложной реально возможной системы. Количество регистров 42 и, следовательно, групп элементов 38, элементов 39 и 40 принимается равным максимально возможному значению, т.е. также исходя из сложности реально возможных систем.

Количество п элементов конкретной исследуемой системы первоначально фиксируется в регистре 10 и при работе устройства контролируется счетчиком 2.

Все возможные состояния исследуемой системы формируются на счетчике 1 состояний, из которых работоспособные отбираются с помощью узла 3 сравнения.

Значения вероятностей исправной работы и вероятностей отказов элементов исследуемой системы заносятся и хранятся соответственно в блоках 5 и 6 памяти.

i-ro элемента системы (,n).

Сигнал начала работы устройства поступает на вход 36, устанавливает в нулевое состояние триггер 30,сумматор 9 и через элемент ИЛИ 28 блок 7 выделения единиц.Онже проходит через Q элемент ИЛИ25 не задержкой на элементе 34 поступает на вход элемента ИЛИ 24, а также на вход блока 21 элементов И,переписывая тем самым содержимое регистра 10 в счетчик 2, и на установочный 15 вход буферного регистра 11, записывая в нем значение, равное 1,0. С выхода элемента ИЛИ 24 сигнал проходит через открытьй потенциалом с выхода триггера 30 элемент И 15, 20 поступает на вход элемента И 13 и с задержкой на элементе 33 на вход элемента И 14.. Величина задержки на элементе 33 должна быть больше суммарного времени переходных процессов

Сигнал начала работы устройства поступает на вход 36, устанавливает в нулевое состояние триггер 30,сумматор 9 и через элемент ИЛИ 28 блок 7 вы деления единиц.Онже проходит через Q элемент ИЛИ25 не задержкой на элемент 34 поступает на вход элемента ИЛИ 24, а также на вход блока 21 элементов И,пере писывая тем самым содержимое регистра 10 в счетчик 2, и на установочный 15 вход буферного регистра 11, записывая в нем значение, равное 1,0. С выхода элемента ИЛИ 24 сигнал проходит через открытьй потенциалом с выхода триггера 30 элемент И 15, 20 поступает на вход элемента И 13 и с задержкой на элементе 33 на вход элемента И 14.. Величина задержки на элементе 33 должна быть больше суммарного времени переходных процессов

„ -7.--..„1 ИСрСЛиДЛЫЛ ПрОЦеССОВ

Блок 7 вьщеления единиц позволяет 25 триггера 30 и элемента И 14. Это неопределить номера всех элементов системы, входящих в данное работоспособное состояние, а также номера всех остальных элементов, не вошедших в него.

Работа устройства в целом состоит в формировании на счетчике 1 состояний всех возможных состояний системы, отборе из них только работоспособных с использованием узла 3 сравнения, определении на блоке 7 выделения единиц номеров элементов входящих и не входящих в данное работоспособное состояние, выборе в соответствии с данными номерами соответственно из блоков 5 и 6 памяти значений надежностных характеристик (вероятностной исправной работы и отказов), перемножение их на блоке 8 умножения и суммировании полученных результатов для каждого работоспособного состояния на сумматоре 9.

Устройство работает следующим образом.

В исходном состоянии производится занесение модели надежности (в виде двоичных слов) исследуемой системы в регистры 42 блока 4 памяти. В счетчик 1 заносятся 1 в п младших разрядов, а счетчик 2 обнуляется. В регистр 10 заносится двоичный код. значения п+1. В каждую i-ю ячейку блоков 5 и 6 памяти записываются соответственно значение вероятности исправной

обходимо для обеспечения следующих действий. Если число в счетчике 1 опи сывает работоспособное состояние, поскольку п младших разрядов счетчика 30 содержат 1, то на выходе узла 3 сравнения будет положительный потенциал, который поддерживает элемент И 13 в открытом состоянии. Тогда поступивший на элемент И 13 сигнал 2g с его выхода перебрасывает триггер 30 в единичное состояние, чем обеспечивается запрет прохождения задержанного на элементе 33 сигнала через элемент И 14. Если же счетчик 1 описыва- 4Q ет неработоспособное состояние, то элемент И 13 закрыт запрещающим потенциалом с выхода узла 3. Тогда сигнал с выхода элемента И 15, задержанный на элементе 33, проходит эле- g мент И 14, так как триггер 30 в нулевом состоянии, поступает через эле-- мент ИЛИ 23 и открытьй элемент И 12 на вычитающий счетный вход счетчика 1 и изменяет его состояние на еди- gQ ницу, чем будет сформировано новое состояние исследуемой системы. Этот же сигнал задерживается на элементе 32 (время задержки должно быть больше суммарного времени переходных gg процессов счетчика 1 и узла 3), про-- ходит через элемент ИЛИ 24, открытый элемент И 15 и выполняет описан- ные действия, т.е. проходит на выход элемента И 13, если очередное состояработы и значение вероятности отказа

i-ro элемента системы (,n).

Сигнал начала работы устройства поступает на вход 36, устанавливает в нулевое состояние триггер 30,сумматор 9 и через элемент ИЛИ 28 блок 7 выделения единиц.Онже проходит через элемент ИЛИ25 не задержкой на элементе 34 поступает на вход элемента ИЛИ 24, а также на вход блока 21 элементов И,переписывая тем самым содержимое регистра 10 в счетчик 2, и на установочный вход буферного регистра 11, записывая в нем значение, равное 1,0. С выхода элемента ИЛИ 24 сигнал проходит через открытьй потенциалом с выхода триггера 30 элемент И 15, поступает на вход элемента И 13 и с задержкой на элементе 33 на вход элемента И 14.. Величина задержки на элементе 33 должна быть больше суммарного времени переходных процессов

.--..„1 ИСрСЛиДЛЫЛ ПрОЦеССОВ

триггера 30 и элемента И 14. Это не25 триггера 30 и элемента И 14. Это необходимо для обеспечения следующих действий. Если число в счетчике 1 описывает работоспособное состояние, поскольку п младших разрядов счетчика 30 содержат 1, то на выходе узла 3 сравнения будет положительный потенциал, который поддерживает элемент И 13 в открытом состоянии. Тогда поступивший на элемент И 13 сигнал 2g с его выхода перебрасывает триггер 30 в единичное состояние, чем обеспечивается запрет прохождения задержанного на элементе 33 сигнала через элемент И 14. Если же счетчик 1 описыва- Q ет неработоспособное состояние, то элемент И 13 закрыт запрещающим потенциалом с выхода узла 3. Тогда сигнал с выхода элемента И 15, задержанный на элементе 33, проходит эле- g мент И 14, так как триггер 30 в нулевом состоянии, поступает через эле-- мент ИЛИ 23 и открытьй элемент И 12 на вычитающий счетный вход счетчика 1 и изменяет его состояние на еди- Q ницу, чем будет сформировано новое состояние исследуемой системы. Этот же сигнал задерживается на элементе 32 (время задержки должно быть больше суммарного времени переходных g процессов счетчика 1 и узла 3), про-- ходит через элемент ИЛИ 24, открытый элемент И 15 и выполняет описан- ные действия, т.е. проходит на выход элемента И 13, если очередное состоя

ние окажется работоспособным, или на выход элемента И 14 и далее на формирование нового состояния. Этот процесс заканчивается тогда,когда счетчик 1 окажется в нулевом состоянии, чем будет обеспечена выдача на выход 37 сигнала остановки и запрещения прохождения сигнала через элемент И 12 на изменение состояния счет чика 1. Таким образом, работа описанной части устройства обеспечивает формирование работоспособных состояний исследуемой системы,после каждого из которых на выходе элемента И 13 появляется сигнал.

Сигнал с выхода элемента И 13 временно приостанавливает процесс ф9Рмирования очередного работоспособного состояния путем перевода триг- гера 30 в единичное состояние, а затем обеспечивает выполнение следующих действий. Поступает на вход установки прямого кода блока 7 и переписывает в ,него содержимое счетчика 1, устанавливает в нулевое состояние триггер 31 и тем самым открывает элемент И 19 и закрывает И 20, проходит через элемент I-UIH 27, открытьш элемент И 17. С его выхода сигнал поступает на вычитающий счетный вход счетчика 2 и уменьшает его содержимое на единицу, подается на тактовый вход блока 7 и обеспечивает выделение из кода первой единицы, в результате чего на соответствующую ячейку в блоки 5 и 6 памяти будет подан потенциал. К этому времени этот же сигнал (с выхода элемента И 17), задержанный на элементе 35 (время задержки должно быть не меньше времени переходных процессов в блоке 7 или счетчике 2 в зависимости от того, что больше), проходит через открытьш элемент И 19 и разрешает считывание из блока 5 значения вероятности исправной работы элемента, соответствущего данному разряду блока 7. Это значение через блок 29 элементов ИЛИ поступает на вход блока 8 умножения, что является началом выполнения операции умножения, так как второе числ уже присутствует на втором входе блока 8 из выхода буферного регистра 11 (первоначально это число равно арифметической единице). Управление умножением осуществляется сборкой сигналов с выхода блока 29. После выполнения умножения результат заносится

15

25

,д 2оо

0728

в буферный регистр 11, а сигнал окончания умножения из блока 8 подается на э лемент ИЛИ 27 и с его выхода обеспечивает выполнение описанных действий.

Для первого работоспособного состояния, К9гда все п младшие разряды кода состояния содержат 1, этот процесс повторяется до тех пор, пока не будет выделена последняя единица из этого кода. Появившийся на выходе элемента И 17 (п+1)-й сигнал поступает на счетчик 2 и переводит его в нулевое состояние, он же обеспечивает появление на выходе окончания выделения блока 7 положительного потенциала, который открывает элемент И 18. Задержанный на элементе 35 сигнал в этом случае проходит элемент И 18 и с его выхода уста- навливает триггер 30 в нулевое состояние, проходит через элемент ИЛИ 23, открытьй элемент И 12 на счетный вход счетчика 1 и изменяет его состояние. Он же проходит элемент ИДИ 27 на входы элементов И 16 и 17. Элемент И 16 в это время открыт, а И 17 закрыт с выходов элемента ИЛИ 26, так как счетчик 2 находится ia нулевом состоянии. Этот же сигнал перебрасывает триггер 31 в единичное состояние и поступает на вход установки инверсного кода блока 7, но эти действия для данного случая (т.е. когда обрабатывается первое начальное работоспособное состояние) значения не имеют. С выхода открытого элемента И 16 сигнал поступает на вход элемента ИЛИ 25, а также через элемент ИЛИ 28 устанавливает блок 7 в начальное нулевое состояние и поступает на синхронизирующий вход сумматора 9, чем обеспечивается сложение его содержимого с содержанием регистра 11 (т.е. накопление суммы вероятностей работоспособных состояний). С выхода элементов ИЛИ 25 сигнал обеспечивает вьтолнение действий,описанных с самого начала и до данного момента, за исключением лишь особенностей, характерных для произвольного работоспособного состояния.

30

40

50

55

В случае, когда обрабатывается другое работоспособное состояние, отличное от первоначального, т.е. представленное не сплошными значениями 1 в младших разрядах счетчика 1, а

1

содержащего только К() из них, то сигнал с выхода элемента И 18, кроме указанных, обеспечивает выполнение следующих действий.

Переводит триггер 31 в единичное .состояние, поступает на вход установки инверсного кода блока 7 и записывает в нем код, инверсный коду счетчика 1 состояний. Этим обеспечивается то, что при дальнейшем выделении единиц из этого кода фактически будут определяться номера элементов, fie вошедших в данное работоспособное состояние системы, и данные о надежных характеристиках будут выбираться из блока 6 памяти. Сигнал от элемента И 18 проходит через элемент ИЖ 27 далее через открытый элемент И 17 (так как. в данном случае счетчик 2 еще не находится в нулевом состоянии) , уменьшает на единицу значение счетчика 2, выделяет единицу из записанного в блоке 7 кода и с задержкой на элементе 35 проходит через открытый элемент И 20 на считывание числа из блока 6 памяти. Далее все повторяется до того момента, пока счетчик 2 не установится в нулевое состояние, а это означает,что номера всех п-к элементов, не вошедших в данное работоспособное состонкие,найдены и значения характеристик их надежности учтены. В этом случае очередной сигнал окончания умножения из блока 8 через элемент ИЛИ 27 проходит открытый элемент И 16 и с его выхода осуществляет описанные действия.После прекращения работы устройства окончательный результат находится в сум- маторе 9.

Форму

ла изобретены

1. Устройство для определения вероятности работоспособности структурно-сложной системы, содержащее первый счетчик, узел сравнения, первый блок памяти, первый и второй элементы И, элемент задержки и элемент ИЛИ, инверсный выход которого является выходом остановки устройства, прямой выход соединен с первым входом первого элемента И, а группа входов и первая группа входов узла сравне50

тов или, первый и второй триггеры и второй, третий и четвертьй элемен ты задержки, информационный выход первого счетчика соединен с информа ционным входом блока выделения единиц, тактовый вход которого, счетный вход второго счетчика и вход четвертого элемента задержки связаны с выходом шестого элемента И, вход ус- 25 тановки прямого кода блока выделения единиц, первый вход шестого элемента ИЛИ, нулевой вход второго триггера и единичный вход первого триггера подключены к выходу второго элемента И,, вход установки инверсного кода блока выделения единиц, второй вход шестого элемента ИЛИ, единичный вход второго триггера, пер вый нулевой вход первого триггера и первый вход второго элемента ИЛИ сое динены с выходом седьмого элемента И вход установки в исходное состояние блока выделения единиц связан с выходом седьмого элемента ИЛИ, второй вход которого и первые входы восьмого и девятого элементов И подключены к выходу четвертого элемента задержки, вторые входы восьмого и девятого элементов И соединены соответственно с инверсным и прямым выходами второго триггера, а выходы - соответственно с входами управления считыванием второго и третьего блоков памяти, адресные входы которых связаны с информационным выходом блока вьщеления единиц, а выходы - с группами входов блока элементов ИЛИ, группа выходов которого подключена к группе входов первого сомножителя блока умножения, группа выходов которого соединена

45

- - I -.-. - f .л..х се -- f-fi- r-f л. t, .4 j С По,

ния связаны с группой информационных пС группой информационных входов втовыходов первого счетчика, вторая группа входов узла сравнения подключена к группе выходов первого блока

рого регистра, выходы которого связаны с информационными входами сумматора и с группой входов второго сомножи1460728

20

лп

памяти, а выход - к первому входу второго элемента И, отличающееся тем, что, с целью расширения функциональных возможностей 5 путем вычисления суммарной вероятности работоспособности структурно-сложной системы для всех ее возможных состо;чний, в устройство введены рой счетчик, второй и третий блоки памяти, блок выделения единиц, блок умножения, сумматор, первый и второй регистры, с третьего по девятый эле- менты И, блок элементов И, с второго

g по седьмой элементы ИЛИ, блок элемен30

0

тов или, первый и второй триггеры и второй, третий и четвертьй элементы задержки, информационный выход первого счетчика соединен с информационным входом блока выделения единиц, тактовый вход которого, счетный вход второго счетчика и вход четвертого элемента задержки связаны с выходом шестого элемента И, вход ус- 25 тановки прямого кода блока выделения единиц, первый вход шестого элемента ИЛИ, нулевой вход второго триггера и единичный вход первого триггера подключены к выходу второго элемента И,, вход установки инверсного кода блока выделения единиц, второй вход шестого элемента ИЛИ, единичный вход второго триггера, первый нулевой вход первого триггера и первый вход второго элемента ИЛИ соединены с выходом седьмого элемента И, вход установки в исходное состояние блока выделения единиц связан с выходом седьмого элемента ИЛИ, второй вход которого и первые входы восьмого и девятого элементов И подключены к выходу четвертого элемента задержки, вторые входы восьмого и девятого элементов И соединены соответственно с инверсным и прямым выходами второго триггера, а выходы - соответственно с входами управления считыванием второго и третьего блоков памяти, адресные входы которых связаны с информационным выходом блока вьщеления единиц, а выходы - с группами входов блока элементов ИЛИ, группа выходов которого подключена к группе входов первого сомножителя блока умножения, группа выходов которого соединена

35

5

е -- f-fi- r-f л. t, .4 j С По,

пС группой информационных входов второго регистра, выходы которого связаны с информационными входами сумматора и с группой входов второго сомножителя блока умножения, выход окончания умножения которого подключен к третьему входу шестого элемента ИЛИ, выход которого соединен с первыми входами пятого и шестого элементов И, вторые входы которых связаны соответственно с прямым и инверсным выходами пятого элемента ИЛИ, группа входов которого подключена к группе информационных выходов второго счетчика, установочные входы которого подключены к выходам блока элементов И, группа первых,входов которого

рого соединен с выходом второго элемента ИЛИ, второй вход которого и вход первого элемента задержки связаны с выходом третьего элемента И, первый вход которого подключен к выходу второго элемента задержки, а второй и первый входы четвертого элемента И соединены с инверсным выходом первого триггера, второй вход третьего элемента ИЛИ связан с выходом первого элемента задержки, а выход - с вторым входом четвертого элемента И, выход которого подключен к

Изобретение относится к вычислительной технике и может быть использовано при анализе и прогнозировании надежности сложных систем. Целью изобретения является расширение функ

связана с группой выходов первого ре- 15 входу второго элемента задержки и

гистра, а второй вход, установочный вход второго регистра и первый вход третьего элемента ИЛИ подключены к выходу третьего элемента задержки, вход которого соединен с выходом четвертого.элемента ИЛИ, первый вход которого, второй нулевой вход первого триггера, вход сброса cyMNjaTopa и первый вход седьмого элемента ИЛИ являются .установочным входом устройства, вторые входы четвертого и седьмого элементов ИЛИ и вход синхронизации сумматора связаны с выходом пятого элемента И, счетный вход первого счетчика подключены к выходу первого элемента И, второй вход кото

второго элемента И.

2. Устройство по П.1, отличающееся тем, что узел сравнения содержит элемент ИЛИ и группу каналов, каждый из которых включает элемент И, элемент ИЛИ и группу элементов ИЛИ, первые входы которых образуют первую группу входов узла, вторые входы и входы элементов ИЛИ канала составляют группу вторых входов узла, выходы группы элементов ИЛИ и элементы ИЛИ канала подключены к входам элемента И своего канала, выходы элементов И каналов соединены с входами элемента ИЛИ, выход которого является выходом блока.