Устройство для селекции изображений объектов Советский патент 1989 года по МПК G06K9/46 

1

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах распознавания образов, в частности при создании устройств машинного зрения в

автоматических установках для развар- ки выводов интегральных схем и транзисторов.

Цель изобретерия - повышение точности устройства.

31464183

На фиг.1 представлена блок-схема устройстваi на фиг,2 - схема блока .синхронизации} на фиг.З - временная диаграмма работы блока синхронизации g на фиг.4 - схема блока преобразования видеосигнала; на фиг.З - Схема блока строчной задержки на фиг.6 - временная диаграмма работы блоков строчной задержки и преобразования видеосигнала; на фиг.7 - схема блока обработки видеосигналаV на фиг.8 - схема блока кадровой задержки; на фиг„9 - временная диаграмма работы блока кадровой задержки; на фиг.10 - схема 15 блока счета объектов; на фиг.11 - временная диаграмма работы блока счета объектов; на фиг.12 - сканирующая

10

Блок кадровой задержки содержит (фиг.8) пятый 35, шестой 36, седьмой 37 элементы НЕ, второй 38 и третий 39 счетчики импульсов, второй шифратор 40, второй сумматор 41, второй элемент 42 памяти, четвертый D-триг- гер 43.

Блок счета объектов содержит |(фиг.10) восьмой 44, девятый 45, де- сятый 46 элементы НЕ, четвертый 47, пятый 48 счетчики импульсов, третий элемент 49 памяти, пятьй D-триггер 50, восьмой элемент И 51.

Устройство работает следующим образом.

Синхронизация работы устройства осуществляется входными синхросигнаразмером m х п эле- лами: кадровьми синхронизирующими

ментов разложения; на фиг.13 - анали-20 импульсами (КСИ), строчными синхро- зируемая окрестность сканирующей низирующими импульсами (ССИ), строч- апертуры; на фиг.14 - топология металлизации полупроводникового крис талла тра.нзистора, подвергаемого анализу и преобразованию, на фиг.15- то же,- после преобразования; на фиг.16 - то же, после задержки его на кадр телевизионной развертки и таблица, поясняющая принцип счета

30

апертура - окно

25

ными тактовыми импульсами (СТИ), поступающими соответственно по шинам 52-54 на вход устройства (фиг.1).

В блоке синхронизации (фиг.2) из строчных Тактовых импульсов, поступающих по шине 55, формируются тактовые сигналы Т1, Т2, ТЗ на шинах 56- 58 соответственно, имеюшие частоту

35

объектов.

Устройство для изображений объектов содержит (фиг„1) блок 1 синхронизации, m блоков 2 преобразования видеосигнала (2,1 - 2j -2m), блок 3 строчной задержки (3,1 - 3J - 3т), блок 4 обработки видеосигнала, блок 5 кадровой задержки, блок 6 счета изображений объектов,

Блок синхронизации содержит (фиг.2) первый 7 и второй 8 D-тригге- 40 ры, первый элемент НЕ 9 и первый элемент И 10.

Блок преобразования видеосигнала содержит (фиг,4) второй 11, третий 12 и четвертый 13 элементы И, первый элемент ИЛИ 14, первый элемент lUTH-HE 15 и первый регистр 16,

Блок строчной задержки содержит (фиг.З) второй 17, третий 18, четверf.T,

f.

fCTM Г-гз -5 .

где f.

- Ti

т. -r i г ь 2 частота тактового сигнала Т 1 ;

частота тактового сигнала T2i

частота тактового сигнала ТЗ; частота СТИ.

1„ 1 и

ССИ служат для сброса блока синхронизации в исходное состояние.

Входной бинарный видеосигнал, не- суший информацию об исходном оптическом изображении, поступает с ин- 45 формационного входа устройства по шине 59 (фиг., 1) на информационный вход первого из п-блоков преобразования видеосигнала 2 (фиг.1), каждый из которых совместно с последовательно

J, Щ J / iry -- f -9 .-- - . . .

ТЫЙ 19 элементы HE, первый счетчик 20 5Q соединенным блоком 3 задержки (фиг.1) нютульсов, первый шифратор 21, первый осуществляет задержку видеосигнала сумматор 22, первый элемент 23 памяти и третий триггер 24.

Блок обработки вид,еосигнала содержит (фиг.7) второй 25, третий 26, четвертый 27, пятый 28, шестой 29, .седьмой 30 элементы И, второй 31, третий 32, четвертый 33 и пятый 34 элементы ИЛИ-НЕ.

на время одной строки. Каждый блок , преобразования, видеосигнала имеет

п-выходов, видеосигналы на которых 55 задерживаются соответственно на время 1 - П

, - и,

СТР

., ---;

импульсами (КСИ), строчными синхро- низирующими импульсами (ССИ), строч-

ными тактовыми импульсами (СТИ), поступающими соответственно по шинам 52-54 на вход устройства (фиг.1).

В блоке синхронизации (фиг.2) из строчных Тактовых импульсов, поступающих по шине 55, формируются тактовые сигналы Т1, Т2, ТЗ на шинах 56- 58 соответственно, имеюшие частоту

5

0

f.T,

f.

fCTM Г-гз -5 .

где f.

- Ti

т. -r i г ь 2 частота тактового сигнала Т 1 ;

частота тактового сигнала T2i

частота тактового сигнала ТЗ; частота СТИ.

1„ 1 и

ССИ служат для сброса блока синхронизации в исходное состояние.

Входной бинарный видеосигнал, не- суший информацию об исходном оптическом изображении, поступает с ин- 5 формационного входа устройства по шине 59 (фиг., 1) на информационный вход первого из п-блоков преобразования видеосигнала 2 (фиг.1), каждый из которых совместно с последовательно

- - . . .

соединенным блоком 3 задержки (фиг.1) существляет задержку видеосигнала

на время одной строки. Каждый блок преобразования, видеосигнала имеет

п-выходов, видеосигналы на которых задерживаются соответственно на время 1 - П

, - и,

СТР

., ---;

9 -±L:.

f-

СТР

(q - 1) (n - 1)

p

ОСТР

p

где ц - время задержки видеосигнала на q-M выходе блока преобразования видеосигнала,

(1 4 q п),

где р - число элементов разложения изображения по строке или число столбцов в матрице р х k дискретизирован- ного изображения.

Число строк k в этой матрице определяется числом строк развертки в одf СТ U

2f сеч Таким образом, в каждый текущий

ном кадре, а число р

момент времени ражением

определяемый выtrp

i- (J - 1)%. где j - номер текущей строки телевизионной развертки от начала кадра,

3 - I, , J, ; k

i - номер текущего элемента разложения по j-й строке,

1 I, 2, .«., р. На выходах блока преобразования видеосигнала (2.1, ..., 2га) (фиг.1) присутствуют видеосигналы от m х n соседних элементов изображения, n из которых принадлежат считываемому изображению по текущей строке сканирования, а остальные - изображениям по m-1-й предшествующим строкам. Так .как через блоки строчной задержки 3.1 - 3т проходит последовательно видеосигнал от всего изображений, .то совокупность указанных элементов разложения образует сканирующую апертуру - окно размером m х n элементов (фиг.12). Значение элементов 60 1.1, .., 60 п.1 окна определяются соответственно значениями видеосигналов на первом, втором п-м выходах первого блока преобразования видеосигнала 2.1 (фиг.1), значения элементов 60 1.2, ..., 60 п.2 (фиг.12)- . значениями видеосигналов на первом, втором, п-м выходах второго блока преобразования видеосигнала 2.2 и т.д. вплоть до выходов т-го блока

а 10

15

.

4641836

преобразования видеосигнала 2т (фиг.1).

Элементы 60 1.1т, « 60 п. 1; 60 1.п т, ..., 60 n т; 60 1.2, ..., 60 1т-1; 60 п.2, ..., 60 n т-1 (фиг.12) являются элементами окрестности окна (фиг.13).

Для каждого элемента изображения, попавшего в окно (фиг.12) и совпадающего с его элементом 60, производится анализ окрестности (фиг.13) и в зависимости от результатов анализа значения всех элементов 60 1.1, 60 n m окно (фиг.12) подвергаются или не подвергаются преобразованию. Анализ окрестности (фиг.13) произво- дится блоком обработки видеосигнала 4 (фиг.1), а преобразование элементов окно (фиг.12) производится блоками преобразования видеосигнала (2.1, ..., 2т, фиг.1). Алгоритм анализа и преобразования следующий.

Пусть значению бинарного видеосигнала от объектов соответствует уровень 1, а от поля, на котором расположены объекты,- уровень О. Обозначим текущий элемент разложения, совпадающий с элементом 60 n m окна (фиг. 12), через а,-.-., а все остальные элементы окрестности 60 1.1, 60 П.1; 60 1.т, ..., 60 п-1т; 60 1.2, ..., 60 1.m-1; 60 п.2, ..., 60 n m-1 (фиг. 13) - через а ,, j-h,t..

ij-m-n 3i-h+i, J .«. i-1, j ... а,--п + -(, j-1 ) ai, ...

соответственно.

20

25

30

35

40

45

50

55

« 1,1-1 где a

(фиг.12)J

a 1, если ЭЛЕМЕНТ изображения, совпадающий в данный момент времени Cij с данным элементом окно, принадлежит объекту,

а О,.если он принадлежит полю, на котором расположены объекты}

j - номер текущей строки развертки от начала кадра, j 1,

7 k ii, ) «

i - номер текущего элемента разложения по j-й строке, , 2, ..., р;

n - номер столбца окно, m - номер строки окно. Тогда, если удовлетворяется булево равенство

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах распознавания образов, в частности при создании устройств, машинного зрения в автоматических установках для раз- варки выводов интегральных схем и транзисторов. Цель изобретения - по- вьшение точности устройства. Цель достигается введением в устройство, содержащее блоки строчной задержки , блок обработки видеосигнала и блок счета объектов, дополнительно блока синхронизации, блока кадровой задержки и m блоков преобразования видеосигнала. Вследствие последовательного соединения m блоков строчной задержки, каждьй из которых задерживает видеосигнал на строку сканирования, и подключения между ними m блог .ков преобразования видеосигнала, каждый из которых задерживает видеосигнал на п элементов сканирования, создается сканирующая апертура - окно сканирования размером m х п элементов. Кроме того, в блоках преобразования видеосигнала обеспечивается преобразование значения элементов в окне сканирования в зависимости от результатов анализа значений элементов, расположенных по периметру окна сканирования (окрестности). В случае равенства всех элементов окрестности 1 всем элементам окна присваивается значение 1, при равенстве всех элементов окрестности О всем элементам окна присваивается значение О. Во всех остальных случаях никаких изменений значений элементов окна не производится. Указанная процедура обеспечивает корректировку помех в изображении в виде замкнутых областей на изображениях объектов и поля изображения, тем самым повьшается точность счета числа селектируемых объектов. Для компенсации смещения изображения, возникающего как результат проведения описанной выше процедуры, в устройство введен блок кадровой задержки. 4 з.п. ф-лы, 16 ил. а S (Л 05 | 00 00

m+i

Л Л ..

Ла

. Л а;.

i, , J-t

Л

1

. А а

1,-ПЧ-1.

Ла ;,j ,Л

А ... Л а ,,;-(

где Л - знак, определяюпщй операцию логического умножения, т.е. операцию И,

а.л.

а ,- п +1, J- m-i 1 о..

j-m-ti

/ --h+n,

где (-) - знак, определяющий операцию логического отрицания, т.е. операцию НЕ,

то всем элементам 60 1.1, ..., 60 п. m окна (фиг.12) присваивается значе- ние логический О. Во всех остальных случаях ни одно из значений элементов 60 1.1, .... 60 п.m не изменяется. Таким образом, если значение всех элементов окрестности (фиг.13) равны 1, то всем элементам окно (фиг,12) присваивается значение логическая 1, если же -все элементы окрестности (фиг.13) имеют значение лог. О, то всем элементам окно (фиг.12) присваивается значение Йог. О.

Во всех остальных случаях никаких изменений значений элементов окна (фиг.12) не производится.

Пусть анализу и преобразованию подвергается изображение топологии металлизации полупроводникового кристалла трй нзистора (фиг. 14), в которо незаштрихованные участки относятся к. элементам поля, а заштрихованные к анализируемым объектам 61 и 62 (фиг.14) - отдельньм частям топологического рисунка металлизации. Представленное изображение имеет ряд де- фектов, выраженных в наличии заьжну- тых областей как на участках 63-65 металлизации (фиг„14), так и на участках 66 поля (фиг.14), которые при подсчете числа объектов вносят по- грешность в результат. При сканировании поля 67 (фиг.14) слева направо и сверху вниз апертурой (в данном случае 8x8) элементов (фиг.12) происходит устранение дефектов на per зультирующем изображении (фиг.15), но само изображение объектов смещается по оси j на m (в данном случае 8) строк разложения относительного исходного (фиг.14).

Дня устранения смещения в устройстве предусмотрена процедура компенсации смещения, которая осуществля- ется блоком 5 кадровой задержки

то всем элементам 60 1.1, 60 n-m окна (фиг.12) присваивается значение логической 1, т.е. объекта, а если удовлетворяется булево равенство

a ,

... Л a ,j .. . л ,

1-n 1,

Л Л ... Л a ,-| J-. 1 1,

0

5 0 25

30

4045 Q 55

(фиг.1), на информационный вход которого поступает видеосигнал от преобразованного изображения (фиг.15) с информационного выхода т-го блока задержки 3т (фиг.1).

Блок 5 кадровой задержки- (фиг.1) производит-одновременно два действия: запоминает видеоинформацию текущего кадра и вьщает на свой информационный выход Bi-щеоинформацию от предьщущего кадра. При этом строка S воспроизводимого кадра (фиг.16) соответствует S + m строке (фиг. 15) текущего кадра. Если положить m 8 и пропустить видеосигнал от изображения на фиг.15 через блок 5 кадровой задержки (фиг.1), то в следующем кадре с информационного выхода этого блока считывается видеосигнал, соответствующий изображению на фиг,16, преобразованный бинарный видеосигнал с информационного . выхода блока 5 кадровой задержки (фиг.1) поступает на выходную шину устройства 68 (фиг.1) и на информационный вход блока 6 счета объ-

ектов (фиг.1).

Число объектов в поле определяется как разност-ь числа всех видеоимпульсов, полученных после преобразования за время одного кадра, и числа совпадений видеоимпульсов в двух соседних строках сканирования. Эта разность (фиг.16) равна 2, что характеризуется таблицей, приведенной справа от изображения объектов.

Блок синхронизации (фиг.2) работает в соответствии с временной диаграммой (фиг.З) следующим образом.

Входной ССИ 69 (фиг.З) устанавливает в единичное состояние 70 (фиг.З) первый D-триггер 7 (фиг.2) и в нулевое состояние 71 (фиг.З) второй D-триггер 8 (фиг.2). Оба D-триггера работают как счетные триггеры, для чего их инверсные выходы Q объединены с информационными D-входами. При поступлении по щине 72 (фиг.2) строчных тактовых импульсов 73 (фиг.З) первый D-триггер 7 (фиг.2) начинает

переключаться по их отрицательному фронту, а второй D-триггер 8 (фиг,2) переключается по их положительному фронту. Для того, чтобы первый D- триггер 7 (фиг.2) переключался по отрицательному фронту строчных тактовых импульсов, последние инвертируются элементами НЕ 9 (фиг.2). Сигнал совпадения импульсов с инверсных Q-выходов обоих D-триггеров 7 и 8 выделяется элементом И 10 (фиг.2) и подается на третий (фиг.2) тактовый выход 58 блока (импульс 74, фиг.З).

Прямые Q-выходы первого 7 (фиг.2) и второго 8 (фиг.2) D-триггеров являются соответственно первым и вторым тактовыми выходами блока (фиг.2).

Блоки преобразования видеосигнала (фиг.4) и блок (фиг.5) задержки осу- ществляют задержку видеосигнала на п столбцов и на m строк сканирования.

Последовательно включенный (п-раз- рядный) первый регистр 16 (фиг.4) блока преобразования видеосигнала, элемент 23 памяти (фиг.З) блока задержки и D-триггер 2А (фиг.З) блока задержки образуют в совокупности линию задержки входного видеосигнала, поступающего на информационный вход блока 2.1-2т преобразования видеосигнала (фиг.1) и далее на вход последовательного ввода информации п-разрядного регистра 16 (фиг.4), с п-го выхода которого видеосигнал поступает на информационный вход блока 3.1, ..., Зт задержки (фиг.1) и далее на информационньй вход элемента памяти 23 (фиг.З) блока задержки, тем самым осуществляется задержка на п столбцов в блоке преобразования видеосигнала 2.1, ..., 2т (фиг.1) и на одну строку каждым из m блоков за- держки 3.1, ..., Зт (фиг.1), осуществляя, таким образом, формирование сканирующей апертуры - окно из ш X п элементов. Син гронизация работы блоков преобразования видеосигна- ла 2.1, ..., 2т (фиг.1) осуществляется ССИ, первым, вторым и третьим тактовыми импульсами поступающими со ответственно на входы элемента ИЛИ 14 (фиг,4) четвертого элемента И 13 (фиг.4), второго элемента И 11 (фиг,4 и элемента ИЛИ-НЕ 15 (фиг.4).

Видеосигнал по текущей строке сканирования j, проходя через п-разряд- ный регистр 16 (фиг.4) блока преобразования видеосигнала, записывается

.5

QJ520

4183 °

в элемент 23 памяти (фиг.З) блока задержки. Тем саьтым к началу следующей J+1-й.строки развертки в ячейках элемента 23 памяти (фиг.З) формируются значения дискретизированного по строке В1одеосигнала, сдвинутого на п-элементов разложения относительно входного для текущей j-й строки ви-. деосигнала. Для организации задержки видеосигнала перед каждым циклом записи текущей информации в какую-либо ячейку элемента памяти (фиг.З) производится цикл считывания из этой ячейки той информации, что хранилась в ней до j-й строки, т.е. информации, записанной в эту ячейку элемента 23 памяти (фиг.З) в предыдущей j-1-й строке сканирования. Из этой информации D-триггер 24 (фиг .З) блока задержки формирует выходной видеосит-

5

0

щ 45 . ,„ „

30

35

нал, переписывая ее со своего D-входа на выход Q по положительному фронту инверсного сигнала Т1, получаемого на выходе элемента НЕ 18 (фиг.З). Чтобы скомпенсировать сдвиг информации по строке на п элементов разложения, возникающей из-за последовательной записи информации в элемент 23 памяти (фиг.З) через п-разрядный регистр 16 (фит.4), адрес ячейки элемента 23 памяти (фиг.З), из кото- . рой читается в данный момент времени информация, делается на величину п большим адреса той ячейки, в которую произродится запись информации.

т.е. А

чт

А. ЗИП.

п. АЭОП формируется Р-разрядным .счетчиком 20 (фиг.З) блока задержки величины п для каждой фазы чтения Р-разрядным шифратором 2 (фиг.З), а адрес для элемента 23 памяти (фиг.З) в обеих фазах чтения и записи - Р-разрядным сумматором 22 (фиг.З), информация на выходах которого в фазе записи равна содержимому Р-разряДного счетчика 20 (фиг.З), т.е. Ajan в фазе чтения - сумме этого же содержимого и выходной информации Р-разрядного шифратора 21 (фиг.З), т.е. А з„п Работа Р-разрядного игифратора 21 (фиг.З) организована таким образом, что в фазе чтения информации из элемента 23 памяти (фиг.З), которой соответствует положительная часть периода инверсных импульсов ТЗ, получаемых с вьтхода первого элемента НЕ 17 (фиг.З), на выходах шифратора формируется число .п, а в фазе записи (ей соответствует

отрицательная часть периода инверсных импульсов ТЗ) - число 0). В качестве Р-разрядного шифратора может быть применено любое ставдартное р-разрядное постоянное запоминающее устройство (ПЗУ) с числом слов, т.е. объемом, равным либо больпп м двух. При этом младпгий адресный вход, этого ПЗУ будет соответствовать входу D Р разрядного пшфратора 21 (фиг.5) (при объеме ПЗУ, большем двух .его остальные адресные входы должны быть подключены к потенциа.пу логического ), а-его выходы - .выходам Р-раз- рядного шифратора 21 (фиг.5). Входы выбора и чтения ПЗУ прк: этом должны быть подключены к потенциалам логических 1 или О таким образом, чтобы ПЗУ бьшо выбрано и находилось постоянно в цикле чтения. Информация, записанная в ПЗУ, должна соответствовать по нyлeвo fy адресу числу ноль, но первому -адресу - числу п, а по ос- тальньш адресам (если таковое есть) не может быть произвольной. Таким образом, в течение одной строки сканирования блока.задержки (фиг.5) осуществляется как запоминание видеоинформации по этой строке, так и вое- произведение той видеоинформации,, которая была записана в предьщущей строке развертки. Блок преобразования видеосигнала (фиг.4) кроме задержки видеосигнала на п тактов производит преобразование значений видеосигнала по результатам анализа окрестности сканирующей апертуры (фиг,13), проводимого блоком 4 обработки В1здеосиг нала (фиг.1). Эти результаты в виде сигналов 1 и О поступают соответственно на вход второго 11 и третьего 12 элементов И через одноименные входы блока 4 преобразования вшдео-. сигнала (фиг.1). Преобразование зна- чений видеосигнала производится путем изменения coдepжи soro п-разрядно го регистра 16 (фиг,4). В дальнейшем измененное содержимое этого регистра запоминается в элементе 23 памяти (фиг,5) блока задержки (фиг.5) и вое производится в следующей строке сканирования в,виде преобразованного видеосигнала При логической 1 на входе третьего элемента И 12 (фиг.4) поступа ощей с единичного входа блока преобразования видеосигнала, во все разряды п-разрядного регистра 16 (фиг, ,) записывается значение логи

д

0

ческой при логической 1 на первом входе второго элемента И 11 (фиг.4), поступающей с нулевого входа блока преобразования видеосигнала (фиг.4), во все разряды п-разрядного регистра 16 (фиг.4) записывается значение логического О, а при логическом О на обоих управляюищх входах 1 и О блока преобразования видеосигнала (фиг.4) значения разрядов п-разрядного регистра 16 (фиг.4) повторяют значение входного видеосигнала. Это осуществляется следующим образом. Работа п-разрядного регистра 16 (фиг.4) определяется потенциалом на его входе управления режимом работы при логическом О, на котором по положительному переладу сигнала на тактовом входе С в регистре происходят процессы записи информации с его информационного входа последовательного ввода DR в первый разряд и сдвиг всего содержимого на один разряд вправо, а при лог1гческой 1 по тому же перепаду сигнгша на тактовом входе - процесс записи информации во все разряды регистра с его информационных входов параллельного ввода D 1. Появление сигнала 1, равного логической Ч, и на единичном входе,. блока разрешает прохо вдение на вход управления режимом работы W п-разрядного регистра 16 (фиг.4) импульсов Т2 через третий элемент И 12 (фиг.4).

Внутри этих импульсов путем выде- ления на четвертом элементе И 13 (фиг.4) совпадения их с импульсами Т1 формируются дополнительные импульсы,- которые, проходя через элемент ИЛИ-НЕ 15 (фиг.4),- попадают на тактовый вход С п-разрядного регистра 16 фиг.4) и вызывают запись в его разряды информации с входов параллельного ввода D 1, т.е. всех логических 1, Появление сигнала О, равного логической 1, на нулевом входе блока разрешает прохождение импульсов Т2 на выход второго элемента И 1 Г(фиг.4). Эти импульсы через элемент ИЛИ 14 (фиг.4) попадают на вход установки нуля п-разрядного регистра 16 (фиг.4) и сбрасывают его, что разнозначно записи во все разряды регистра логичп

ческого О. Наличие логического О на единичном и нулевом входах блока преобразования видеосигнала (фиг.4) запрещает как прохождение импульсов

1314

Т2 на входы R и I W п-разрядного регистра 16 (фиг.4), так и формирование дополнительных импульсов записи четвертым элементом И 13 (фиг.4). При этом на входе ZW п-разрядного регистра 16 (фиг.4) присутствует потенциал логического О, а на вход С поступают инверсные импульсы ТЗ, что вызывает последовательную запись в разряды регистра видеоинформации с входа последовательного ввода. Строчные синхронизирующие импульсы 75 (фиг.6), поступающие через элемент ИЛИ 14 (фиг.4) на вход R п-разряд- кого регистра 16 (фиг.4), устанавливают его в нулевое состояние и через элементы НЕ 19 (фиг.5) устанавливают D-триггер 24 (фиг.5) в нулевое состояние. На первый, второй и третий тактовые входы блока поступают соответственно импульсы Т1 76 (фиг.6), Т2 77 (фиг.6) и ТЗ 78 (фиг.6). В отрицательной части периода импульсов ТЗ Р-разрядный шифратор 21 (фиг.5) вырабатывает код числа п, а в положительной их части - код числа ноль 79 (фиг.6). Положительные перепады инверсных импульсов ТЗ, получающиеся на выходе первого элемента НЕ 17 (фиг.5), считаются п-разрядным счетчиком 20 (фиг.5, импульс 80, фиг.6).

Р-разрядный сумматор 22 (фиг.5) определяет сумму значений содержимого этого счетчика и числа, формируемого Р-разрядным шифратором 21 (фиг.5; импульс 81, фиг.6). Эта сумма является адресом для элемента 23 памяти (фиг.5). Отрицательная часть периода импульсов ТЗ (импульс 78, фиг.6) определяет фазу чтения ля ОЗУ 23 (фиг.5), а его положительная часть - фазу записи (положительная и отрицательная соответственно части инверсных И1 пульсов ТЗ) . Состояние выхода ОЗУ 23 (фиг.5, импульс 82, фиг.6) зависит от информации, которая была записана в нем ранее, но в фазе записи оно всегда соответствует

логическая 1 . Взаимосвязь кода на выходах Р-разрядного шифратора 21 (фиг.5), содержимого счетчика 20 (фиг.5), кода на выходах суммы Р-разрядного сумматора 22 (фиг.5) и выхода ОЗУ 23 (фиг.З; импульсы 79-82, фиг.6) соответственно с импульсами ТЗ (импульс 78, фиг.6) показана стрелками между указанными позициями. Сигнал с выхода ОЗУ 23 (фиг.5) посту

14

5 0 5

0

5

5

0

5

пает на информационный вход П-тригге- ра 24 (фиг.5), который тактируется через второй элемент НЕ 18 (фиг,5) инверсными импульсами Т1. По положи-. тельному фронту этих импульсов или oтpицaтeльнo ry фронту импульсов-Tl (импульс 76, фиг.6) информация с входа D-триггера 24 (фиг.5) переписывается (показано стрелкой между позициями 76 и 83 (фиг.6) на его выход (импульс 83, фиг.6) и поступает на информационный выход (фиг.5) блока.

Появление сигнала логической 1 на единичном входе блока преобразования видеосигнала (импульс 84, фиг.6) разрешает прохождение импульсов Т2 (импульс 77, фиг.6) на вход третьего элемента И 13 (фиг.4) и вход управления - режимом работы ZW п-разрядного регистра 16 (фиг.4 импульс 85, фиг.6), что показано стрелкой между позициями 77 и 85.

Совпадение импульсов Т2 и Т1 (импульсы 85 и 76 соответственно) на входах четвертого элемента И 13 (фиг.4) вызывает появление (показано стрелками между позицияьш 76, 85, 86 (фиг.6) дополнительных ТЗ иьшульсов на тактовом входе С (импульс 85J фиг.6) п-разрядного регистра 16 (фиг.4), что приводит к записи логической 1 во все разряды последнего (показано стрелками межДу позициями 86 и 89, Й)иг.6)). Появление сигнала логической 1 на нулевом входе блока преобразования видеосигнала (импульс 87, фиг.6) обусловливает появление импульсов Т2 (показано стрелкой между позициями 77 и 88 (фиг.6)) на выходе второго элемента И 11 (фиг.4). Эти импульсы, пройдя через элемент ИЛИ 14 (фиг.4), попадают на вход установки нуля R п-разрядного регистра 16 (фиг.4) и устанавливают все его разряды в состояние логического О, что показано стрелками между пoзициямIi 88 и 89 (фиг.6). Состояние выходов (импульс 89, фиг.6) п-разрядного регистра 1.6 (фиг.4) изменяется по положительному фронту импульсов 86 (фиг.6), вырабатываемых элементом ИЛИ-НЕ 15 (фиг.4), что характеризуется стрелками между позициями 86 и 89 (фиг.6).

Взаимосвязь появления сигналов 1 (импульс 84, фиг.6) и О (и тульс 87, фиг.6) с состоянием выходов п-разрядного регистра 16 (фиг.4), обусловленная анализом в блоке 4 обработки виеосигнала (фиг,1), показана стрелкаи между позициями 89, 84 и 89, 88 (фиг.6).

Входной видеосигнал (импульс 90, иг.6), пройдя через п-разрядный реистр 16.(фиг.4) и претерпев изменеия в результате анализа окрестности (фиг.13) сканирующей апертуры (фиг.12) писанным образом, преобразуется на )0 последнем выходе этого регистра в видеосигнал (импульс 91, фиг.6). Блок 4 обработки видеосигнала (фиг.1) работает следующим образом. При лог. 1 на всех входах первой is 92 (фиг,7), второй 93, третьей 94 и четвертой .95 групп -входов блока на выходах второго 25, третьего 26, четвертого 27 и пятого. 2Е элементов И формируются потенциалы .погической 1,20 а на выходах второго 31, третьего 32, четвертого 33 и пятого 34 элементов ШШ-НЕ - потенциалы логического О. Это приводит к появлению на выходе шестого элемента И 29, т.е. на первом25 управляющем выходе 96 блока (единичном) , потенциала логической 1, а на выходе седьмого элемента И 30, т.е. на втором управл.яющем выходе 97 блока потенциала логического ЗО

При логическом О на всех входах первой 92, второй 93, третьей 94 и .четвертой 95 групп входов блока на вьпсодах второго 25., третьего 26, четвертого 27 и пятого 28 элементов И формируются потенциалы логического О, а на .выходах второго 31, третьего 32, четвертого 33 и пятого 34 элементов ИЛИ-НЕ - потенциал логического Это приводит к появлению на дд

выходе шестого элемента И 29, т.е. на первом управляющем выходе блока (единичном) потешячала логического О, а на выходе седьмого элемента И 30, т.е. на втором управляющем вы- 5 ходе 97 блцка (нулевом) - потенциала логического 1.

Пусть, напримерJ на перром входе первой группы входов 92 блока присутствует потенциал логического О, д а на остальных входах первой 92,, второй 93, третьей 94 и четвертой 95 групп входов блока - потенциал логической, 1 Тогда на выходах второго 25 и третьего 26 элементов И формиру- ются потенциалы лог на выходах четвертого 27 и пятого 28 элементов И - потенциалы погической , а на выходах второго 31, третьего 32,

четвертого 33 и пятого 34 элементов ИЛИ-НЕ - потен1у1алы логического О. Это приводит к появлению на выходах шестого 29, т.е. на первом управляющем вькоде 96 блока (единичнрм), и седьмого 30, т.е. на втором управляющем выходе 97 блока (нулевом), элементов И потенциалов логического О. Таким образом, наличие логического О хотя.бы на одном из 2 (п + т) - 4 входов первой 92, второй 93, третьей 94 или четвертой 95 групп входов блока даже при логической .1 на всех остальных вкодах запрещает формирование сигналов 1 и О на управляющих выходах 96 и 97 блока.

Пусть, например, на первом входе первой группы 92 входов блока присутствует потенциал логической 1, а на остальных входах первой 92, второй 93,, третьей 94 и четвертой 95 групп входов блока - потенциал логического О. Тогда на выходах второго 25, третьего 26 четвертого 27 и пятого 28 элементов И формируются потенциалы логического , на выходах второго 31 и третьего 32 элементов ИЛИ-НЕ - потенциал логического О, а на выходах четвертого 33 и пятого 34 элементов ИЛИ-НЕ-- потенциалы логической 1, Это приводит к появлению на выходах шестого 29, т.е. на первом управляющем вькоде 96 блока (единичном), седьмого 30, т.е. и на втором управляющем вькоде 97 блока (нулевом)5 элементов И потенциалов j логического О. Таким образом, наличие логической 1 хотя бы на одном из 2 (п + т) - 4 входов первой 92, второй 93, третьей 94 или четвертой 95 групп входов блока даже при логическом О на всех остальных входах запрещает формирование сигналов 1 и О на управляющих зьпсодах 96 и 97 .

При рассмотрении работы блока 5 кадровой -задержки (фиг.1) дополнит. тельно будем пользоваться временной диаграммой его работы (фиг.9), где

98 - импульс на первом 99 (фиг.8)

тактовом входе блока; 100 - импульс на втором 101 (фиг.8

тактовом входе блокад 102 - импульсы на третьем 103

(фиг.8) тактовом входе блока 104 - импульсы на четвертом 105

(фиг.8) тактовом входе блока;

106- информация на выходах второго (Р-разряпного) счетчика 38 импульсов (фиг.8);

107- информащ1я на выходах второ-

го (К-разряд}юго) шифратора 40 (фиг.8);

108- информация на выходах третьего (К-разрядного) счетчика 39 импульсов (фиг,8){

109- информация на адресных входах второго блока ОЗУ 42 (фиг.8);

110- выходной сигнал второго блока ОЗУ 42 (фиг.8)

111- выходной сигнал четвертого

D-триггера 43 (фиг,8) или сигнал на выходе блока.

Блок 6 кадровой задержки (фиг.1) работает следующим образом.

Бинарный видеосигнал от текущего телевизионного кадра поступает с входа 112 (фиг.8) блока на информационный вход D блока ОЗУ 42 и запоминается в нем. Цикл записи информации в блок ОЗУ 42 определяется отрицательной частью инверсных импульсов, для получения которых входные импульсы ТЗ, поступающие по четвертому тактовому входу 105 блока, инвертируют- ся шестым элементом НЕ 36. Адресация ячеек блока ОЗУ 42 по Р младшим адресам производится вторым (Р-разрядным) счетчиком 38 импульсов,а по К старшим адресам - К-разрядным сумматором 41, выходы суммы которого в цикле записи повторяют значения выходов К-разрядногр счетчика 39 импульсов. Второй Р-разрядный счетчик 38 импуль- сов подсчитывает число импульсов ТЗ в строке сканирования, а К-разрядный счетчик 39 импульсов - число строчных синхроимпульсов в кадре. Таким образом, одному переключению К-разрядного счетчика 39 импульсов соответствуют Р переключений Р-разрядного счетчика 38 импульсов. Для организации задержки видеосигнала на кадр перед каждым циклом записи текущей информации в какую-либо ячейку блока ОЗУ 42 производится цикл считывания из этой ячейки. Jтой информации, что была записана в нее в предьщущем кадре. Из этой информации D-триггёр 43 формирует выходной видеосигнал, переписы- вая ее со своего D-входа на выход по положительному фронту инверсного сигнала Т1, для получения которого вход ные импульсы Т1, поступающие по чет-

вертому тактовому входу блока, инвертируются пятым элементом Ш 35. /Тля органяза1щи сдвига видеоинформации вверх на m строк разложения адрес ячейки блока ОЗУ 42, из которой читается в данный момент информация, делается на величину т-р большим адреса ячейки Aj(,n,B которую производится запись, т.е. Аут Л + т-р. Поскольку

АЗ«О J-P + i,

где j - номер текущей строки телевизионной развертки От начала кадра, j 1, 2, ..., k; i - номер текущего элемента разложения по j-й строке, i 1, 2, ..., Р; Р - число элементов разложения

по строке k - число строк разложения в

кадре,

то АЧТ (J та) Р + i- Отсюда следует, что для получения адреса ячейки, из которой в текущий момент времени должна читаться информация, надо номер текущей строки сканирования которому соответствует содержимое К-разрядного счетчика 39 импульсов, увеличить на величину т. Для каждого цикла чтения блока ОЗУ 42, определяемого положительной частью инверсных импульсов ТЗ, число m вырабатывается К-разрядным шифратором 40, а число j + m - К-разрядным сумматором 41. В фазе записи К-разрядный шт фратор 40 формирует на своих выходах код числа ноль. В качестве К-разрядного шифратора 40 может быть применено любое стандартное К-разрядное ПЗУ с числом слов, равным либо большим двух. При этом младший адресный вход этого ПЗУ соответствует вхрду Р К-разрядного шифратора 40 (при объеме ПЗУ, больше двух, его остальные адресные входы должны быть подключены к потенциалу логического О), а его выходы - к выходам К-разрядного шифратора 40. Входы выбора и чтения ПЗУ при этом должны быть подключены к потенциалам ;логической 1 или логического О таким образом, чтобы ПЗУ бьшо выбрано и находилось постоянно в цикле чтения. Информация, записанная в ПЗУ должна соответствовать: по нулевому адресу - числу ноль, по первому адресу - числу т, а по остальным адресам (если таковые есть) она мохсет быть произвольной.

Кадровые-синхронизирующие импульсы, поступающие с первого (фиг,8) тактового входа 99 блока устанавливают в нулевое состояние К-разрядный j счетчик 39 импульсов (фиг.8), который с этого момента начинает счет ССИ 100 (фиг.9), приходящих на второй (фиг.8) тактовый вход 101 блока, что показано стрелкой между позициями 100 и 108 10 (фиг,9)„ Одновременно каждый из ССИ устанавливает в нулевое состояние пер- вьй Р-разрядный ;четчик 38 импульсов (фиг.8) и через седьмой элемент И 37 - D-триггер 43 (импульсы 106 и 111 j, 15 фиг.9). Тактовые импульсы ТЗ (импульс 102, фиг,9), пртсодящИе по третьему 103 (фиг.8) тактовому входу блока, считаются (Р-разрядным) счетчиком 38 импульсов (фиг.8), Б положи-20 тельной части периода импульсов Т К-разрядный шифратор. 40 (фиг.8) вырабатывает код числа ноль, а в отрицательной части - код числа го (импульс 107, фиг,9), Выходные коды К-разряд- 25 ного шифратора 40 (фиг,8) и К-разряд- ного счетчика 39 импульсов суммируются К-разрядньм сумматором 41, значения выходов суммы которого в совокупности со значениями выходов первого 30 Р-разрядного счетчика 38 образуют адрес обращения ОЗУ 42 (импульс 109, фиг.9), Состояние вьЕхода ОЗУ 42 (фиг,8) в фазе чтения (импульс НО, ) определяемой отрицательной частью периода импульсов Т (импульс 104, фиг.9), зависит от той информации, котбрая бьша записана в нем в предыдущем кадре, фазе записи, определяемой положительной частью риода импульсов Т, оно всегда соответствует логической 1. Взаимосвязь . состояний второго Р-ра:-фядного счетчика 39 (фиг,8} К-разрядного ишфрато- ра 40, адресных входов ОЗУ 42 и выхо-45 да последнего с различными фазами импульсов .показана стрелками между позициями импульсов 104, 106р (фиг.9).

Сигнал с выхода ОЗУ 42 (фиг,8) ступает на информационный вход D- триггера 43, который тактируется через пятьLЧ элемент НЕ 35 инверсными импульсам Т1, По положительному фронту этих импульсов, т,е. отрица- . „ тельному импульсу 102 (фиг.9), инфор- с входа 1)-триггера 43 (фйГ.8) переписывается (показано стрелкой между позищш:ми 102 и 111 (фиг,9)) на

его выход и поступает на информацион- ньш выход 113 (фиг,8) блока.

При рассмотрении работы блока счета объектов 6 (фиг.1) будем дополнительно пользоваться временной диаграммой его работы (фиг.11), где где 114 - импульс на первом 115

(фиг.10) тактовом входе .блокад 1d6 - импульс на втором 117

(фиг.10) тактовом входе блокад

118 - импульс на третьем 119 (фиг.10) тактовом входе блокад

120 - информация на выходах третьего Р-разрядного счетчика импульсов 47 (фиг.10); .121 - выходной сигнал третьего блока ОЗУ 49 (фиг.Ю)}

122- выходной сигнал пятого Dтриггера 50 (фиг,10)j

123- видеосигнал на входе 124

(фиг.10) блокад

125 - сигнал на выходе восьмого элемента И 51 (фиг,10) или сигнал на вычитающем входе L-разрядного счетчика числа объектов 48 (фиг,10)j 125- - информация на выходах Lразрядного счетчика 48 числа объектов (фиг.10) или информация на выходе 127 (фиг,10) кода числа объектов блока.

Блок 6 счета объектов (фиг„1) работает, следующим образом.

Третий Р-разрядный счетчик 47 импульсов (фиг,10) ОЗУ 49 и D-триггер 50 образуют в совокупности линию задержки входного видеосигнала, поступающего по информационному входу 124 блока, на время одной строки скани- рования 1} , Синхронизация работы линии задержки осуществляется тактовыми сигналами ССИ, Т1 и ТЗ, поступающими соответственно по первому 115, второму 117 и третьем;/ 119 тактовым входам блока. Как и для описанных линий задержек, принцип действия данно линии задержки основывается на том, что, если в каждой строке сканирования видеосигнал записывать в память, но перед каждым циклом записи читать из памяти ту информацию, которая была записана в ней ранее, т.е. в пре- дьздутцей строке, то на выходе памяти будет формироваться видеосигнал, задержанный относительно данного на время одной строки сканирования. Входной видеосигнал, поступая с информационного входа 124 блока на ин- формационный вход D ОЗУ 49, записывается в него в отрицательной части периода инверсных импульсов ТЗ, определяющих фазу записи для этого блока и получаемых с выхода третьего эле-., мента НЕ 46. Адрес ячейки ОЗУ 49, к которой организуется обращение в текущий момент времени развертки, формируется Р-разрядным счетчиком 47 -импульсов, подсчитывающим число им- пульсов ТЗ в строке, ставя, таким образом, в соответствие каждому импульсу ТЗ определенный адрес ОЗУ 49. При обращении к какой-либо ячейке - последнего каждой фазе записи пред- шествует .фаза чтения, определяемая положительной частью периода инверсных импульсов ТЗ, в которой из этой . ячейки читается информация, записанная в нее в предыдущей строке ска- нирования. Из этой информации D-триг гер 50 формирует задержанный на строку видеосигнал, переписывая ее значения со своего D-входа на выход Q по положительному фронту инверсных импульсов Т1, получаемых с выхода восьмого элемента НЕ 44. Восьмой элемент И 51 формирует сигналы совпадения задержанного на строку видеосигнала С входным видеосигналом, соот- ветствующим числу С, и подает их на вычита1С ЩИй вход L-разрядного счетчика числа объектов. Поскольку на суммирующий вход этого счетчика поступает входной видеосигнал с числом им пульсов, соответствующим П, то в любой момент времени содержимое L-разрядного счетчика числа объектов всегда равно разности П-С, т.е. числу К всех объектов в кадре. Код числа объектов с выходов К-разрядного счет i чика числа объектов поступает для дальнейшей обработки на выходную пш- ; ну кода числа объектов блоки. :. Импульсы ССИ 114 (фиг. 11) устанав ливают в нулевое состояние третий Р-разрядный счетчик 47 импульсов (фиг.10) и через девятьш элемент НЕ 45 D-триггер 50 (импульсы 120 и 122, фиг. 11). -Импульсы ТЗ счйта отся четвертым Р-разрядным счетчиком 47 импульсов (фиг. 10), формируюпа1М адре для ОЗУ. Состояние выхода этого блока (импульс 121, фиг.1) в фазе чте

НИН, определяемой отрицательной частью периода импульсов ТЗ 118 (фиг.11) зависит от той информации, что была записана в нем в предыдущей строке, но в фазе записи, определяемой положительной частью периода импульсов ТЗ 118 (фиг.11), оно всегда соответствует логической 1. Взаимосвязь состояний Р-разрядного счетчика 47 импульсов (фиг.10) и выхода ОЗУ с различными фазами импульсов ТЗ показана стрелками между позициями 118, 120 и 121 (фиг.11).

Сигнал 121 (фиг.11) с выхода ОЗУ 49 (фиг.10) переписывается-на выход D-триггера 50 по положительному фронту инверсных импульсов Т1, т.е. по отрицательному импульсов Т1 116 (фиг.11), что показано стрелкой между позициями 116 и 122. Пусть вид задержанного на строку видеосигнала на выходе D-триггера 50 (фиг.10) соответствует приведенному в 122 (фиг.11) а вид входного видеосигнала по текущей строке - приведенному в 123. Тогда пятый элемент И 51 (фиг.10) вьще- ляет сигнал их совпадения, вид которого соответствует приведенному в

125(фиг.11). Суммируя импульсы входного видеосигнала 123 (фиг.11) и вычитая импульсы совпадения входного видеосигнала с задержанным на строку пятый (L-разрядный) счетчик 48 числа объектов (фиг.10) изменяет свое cor держимое так, как показано в 126 (фиг.11), что характеризуется стрелками между позициями 12, 126 и 125,

126соответственно (фиг.11). Сравнение исходного изображения

.топологии полупроводникового кристалла транзистора (фиг.14) с преобразованным (фиг.16) показывает, что в результате pa6oTfei устройства обеспечено преобразование изображения с корректировкой дефектов изображения устранением смещения изображения и обеспечением правильного счета числа cejieKTHpyeffliK объектов.

Таблица на фиг.16 показывает, что число селектируемых объектов равно двун (81-79), т.е. дает верный результат.

я

мула изобретени

Устройство для селектщи изобра- объектов, содержащее блок обравидеосигнала, блок счета изоб

ражений объектов, выход которого является первым информащюнным выходом устройства, и блоки строчной задержки, отличающееся тем,, что, с целью повышения точности устройства, в него введены блок синхро- низадии, блок кадровой задержки и m блоков преобразования видеосигнала, выходы первого из которых подключены к первой группе входов блока обработки видеосигнала, первые.выходы блоко преобразования видеосигнала, кроме первого и последнего, подключены к второй группе входов блока обработки видеосигнала, а п-е выходы данных блоков подключены к третьей группе входов блока обработки видеосигнала, выходы га-го блока преобразования видеосигнала подключены к четвертой группе входов блока обработки видеосигнала, п-е выходы блоков преобразования видеосигнала подключены к.ин- формахдаонным входам блоков строчной задержки, где m - число строк считывающей апертуры, .а п число столбцов считывающей аперт ры, информационный вход первого блока преобразования видеосигнала является информационным входом устройства,, кадровый синхронизирующий вход блока кадровой задержки является кадровым синхрони- зируюищм входом устройства, а строч- :ный синхронизирующий вход и строчный тактовый вход блока синхронизации являются строчным синхронизирующим и ,строчным тактовым входами устройства первый, второй и третий тактовые выходы блока синхронизации соединены с первым, вторым и третьим тактовыми входами блоков преобразования видеосигнала, а первый и третий выходы соединены с первым и третьим тактовыми входами блоков строчной задержки бл

ка кадровой задержки и блока счета объектов, строчные ,си1гх;ронизирующие- входы данных блоков и блоков преобра- зовани видеосигнала соединены со строчным синхронизирующим входом блока синхронизации, информационный вход блока кадровой задержки соединен с информационным выходом ш-го блока строчной задержки, а информационный выход блока кадровой задержки является вторым информационным вьсходом устройства и подключен к информационному входу блока счета объектов, еди- : ничнык и нулевой входы первого блока преобразования видеосигнала соеди0

5

0

5

0

5

0

5

0

5

нены с одноименными входами других блоков преобразования видеосигнала и подключены к одноименным выходам блока обработки видеосигнала,

3,Устройство, по П.1, отличающееся тем, что блок преобразования видеосигнала содержит.первый, второй и третий элементы И, элементы 1-ШИ, элемент ИЛИ-НЕ и регистр, выходы которого являются выходами блока, информационные входы параллельного ввода информации в регистр подключены к шине логической единицы, информационный гход последовательного ввода информации в п-разрядный регистр является информаилонным входом блока, вход управления режимом работы п-раз- рядного регистра подключен к выходу элемента 1ШИ-НЕ, а вход установки нуля п-разрядного регистра подключен к выходу элемента ИЛИ, первый вход которого является строчным синхронизирующим входом блока, а второй вход соединен с выходом первого элемента И, первый вход которого является нулевым входом блока, а второй является вторым тактовым входом блока и соединен с первым входом второго элемента И, второй вход которого ЯВЛЯЕТСЯ единичным входом блока, а выход соединен с вторым входом третьего элемента И, первый вход которого является первым тактовым входом блока, а выход соединен с первым входом элемента ЙЖ-НЕ,, второй вход которого является третьим тактовым входом блока.

видеосигнала содержит первьт, второй, третий, четвертый, пятый и шестой элементы,И, первый, второй, третий, четвертый элементы ИЛИ-НЕ, причем входы одноименных элементов И и ИЛИ- НЕ объединены и подключены к группам входов блока, так что входы первых элементов И и ИЛИ-НЕ подключены к первой группе входов блока, входы вторых элементов И и ИЛИ-НЕ - к второй группе входов блока, входы третьих элементов И и 1ШИ-НЕ подключены к третьей группе входов блока, а входы четвертых элементов И и ИЛИ-НЕ подключены к четвертой группе входов блока, первые входы первого и третьего элементов И объединены и подключены к первому входу первой группы входов блока, последние входы третьего и четвертого элементов И Ьбъединены и подключены к последнем входу последней группы входов блока, последний вход второго И и первый вход четвертого И объединены и подключены к первому ВХОДУ четвертой группы входов блока, последний вход первого И, первьй вход первого И и первьй вход третьего И объединены и подключеньи к последнему входу первой группы входов блока, выходы первого, второго, третьего и четвертого элементов И соединены с входами пятого элемента И, а выходы первого, второго, третьего и четвертого элементов ШШ-НЕ соединены с входами шестого элемента И, вькоды пятого и шестого элементов И являются выходами блока.

,39

И

59 73 70

7 П

ЛJnJnJЯJглJЛJlJтлJlJlJl

Фаг.2

fas. 9

H

Ш1

Л

«7

{

Щ9 f

т

кнФ Лход /

я

F0-

41

код , ;«wcM «лФмаг

тоВ

т

fSSP Шfit US, 11

:)

. 15

OOx-f г(е 1п1«№)гг5(к,1 f K4pr NM s4c csoC3iacac3C3

съ

iOOOC5OC5CsC oo

JS

v

2i

©