Цифровой формирователь сигналов Советский патент 1989 года по МПК H03K3/84 

ы

Изобретение относится к импульсной технике, может быть использовано в устройствах формирования характеристики направленности излучающего тракта гидролокационных систем и в устройствах корреляционной обработки сигналов и яв ляется усовершенствованием формирователя по авт. св. . № 1275743.

Цель изобретения - расширение функциональных возможностей за счет формирования сдвинутых во времени ко,пий сигнала.

На фиг.1 представлена блок-схема цифрового формирователя сигналов , на фиг.2 - схема работы формирователя,

.где О-j -код числа импульсов генератора; j+1-K - код величины параметра сигнала; K+1-n - код номера копии. . Цифровой формирователь сигналов содержит ждущие генераторы 1.1-1.N, цифроаналоговый преобразователь 2, блок 3 управления, первый элемент ИЛИ 4, счетчик 5 импульсов, блок 6 памяти, адресный счетчик 7, блок 8 сравнения кодов, элементы ИЛИ 9 и 10 элемент 11 совпадения, первый элемен И 12, формирователь 13, шину 14 цифрового выхода, шину 15 сравнения, ши ну 16 аналогового выхода, входную шину 17 входного сигнала, триггер 18 управления, дешифратор 19, М триггеров-формирователей 20,1-20.М, второй

элемент И 21, причем первые входы

блокировки работы ждущих генераторов 1.1-1.N подключены к прямому выходу триггера 18 управления, вторые входы блокировки - к соответствующим выходам блока 3 управления, а выходы через элемент ИЛИ 4 - к счетному входу счетчика 5 импульсов, кодовые (информационные) выходы которого подключены к первым входам блока 8 сравнения кодов, вторые входы которого подключены к соответствующим выходам блока 6 памяти, выход блока 8 сравнения . подключен к первому входу элемента И 12, первому входу элемента ИЛИ 9, счетному входу блока 3 управления, счетному входу адресного счетчика 7, код с выходов которого поступает на адресные входы блока 6 памяти и на первые входы элемента 11 совпадения, на вторые входы которого подается ко с шины 15 сравнения, выход элемента 11 совпадения подключен к второму . входу элемента И 12, выход которого подключен к входу установки О триг

5

g

0

5

гера 18 управления и к второму входу элемента ИЛИ 10, первый вход которого подключен к прямому выходу триггера

18управления9 а выход - к входу установки I блока 3 управления, входу установки О адресного счетчика 7, информационные входы дешифратора

19подключены к информационным выходам блока 6 памяти, стробирующий вход дешифратора 19 подключен к выходу второго элемента И 21, первый вход которого подключен к последнему выходу блока 3 управления, а второй вход подключен к выходу блока 8 сравнения, выходы 1-М-го дешифратора 19 подключены соответственно к тактовым входам триггеров-формирователей 20.1- 20.М, информационные входы которых подключены к шине 17 входного сигнала и к входу формирователя 13, выход которого подключен к тактовому входу триггера 18 управления. Выходами задержанных сигналов являются выходы

5 триггеров-формирователей 20.1-20.М, выходом амплитуды задержанных сигналов являются 0 + 1)-К-выходы блока 6 памяти, подключенные к входу цифро- аналогового преобразователя 2.

Работу цифрового формирователя сигналов рассмотрим для случая двух ждущих генераторов тактовой частоты. В этом случае блоком 3 управления может являться счетный триггер с входом установки в О и прямым и инверсным выходами, в остальных случаях блок 3 управления представляет собой обычный кольцевой распределитель импульсов на N положений (по числу

п генераторов) с принудительной установкой в исходное состояние, за которое принимается состояние, подготавливающее работу первого ждущего генератора и запрещающее работу всех остальных.

В исходном состоянии триггер 18 управления находится в нулевом состоянии (сброшен последним импульсом с выхода элемента И 12 или установлен принудительно) и запрещает работу обоих генераторов 1.1. и 1.2, устанавливает счетчик 7 в начальное (нулевое) состояние, а блок 3 управления устанавливает в исходное состояние, подготавливая работу ждущего генератора 1.1. В блок 6 памяти занесены параметры формируемых копий (время задержки и амплитуда), при этом на входы В элемента 11 совпадеЕ

0

ния подается код произведения количества генераторов на количество формируемых задержанных копий исходного сигнала, на входы А блока 8 сравнения поступает код О с выхода счетчика 5 на входы В - код первого подынтервала задержки первой копии.

При изменении параметров сигнала (переход логического О в логическую 1 или наоборот) на входе формирователя 13 дифференцирующая цепь, формирующая короткие положительные импульсы при переходе логического уровня входного сигнала из О в 1 (и наоборот), на его выходе формируется короткий (меньше длительности входного импульса) положительный импульс, устанавливающий триггер 18 в единичное состояние, разрешая работу ждущих генераторов 1.1 и 1.2, но ра25

30

35

ботать начинает только генератор 1., так как генератор 1.2 заблокирован сигналом с выхода блока 3 управления, импульсы генератора 1 .1 элемент ИЛИ 4 поступают на вход счетчика 5 импульсов, код с выходов счетчика 5 импульсов поступает на входы А блока 8 сравнения кодов, на вход В которого поступает код первого подынтервала задержки первой копии. При равенстве кодов блок 8 сравнения вырабатывает импульс, изменяющий состояние блока 3 управления, обнуляющий счетчик 5 импульсов и увеличивающий код счетчика 7 адресного на единицу, выбирая из блока 6 памяти содержимое следующей ячейки. На входы В блока 8 сравнения кодов поступает код второго подынтервала задержки первой копии.

Блок 3 управления блокирует работу генератора 1.1 и разрешает работу генератора 1.2, импульсы которого через элемент ИЛИ 4 также поступает на вход счетчика 5 импульсов. При равен- 45 стве кодов блок 8 сравнения вновь вырабатывает импульс, обнуляющий счетчик 5 импульсов, возвращающий блок 3 управления в исходное положение, вновь, увеличивая код адресного счетчика 7 на единицу и подавая на входы В блока 8 сравнения код первого подынтервала задержки второй копии (по отношению к первой). Сигнал с выхода блока 8 сравнения при формировании последнего подынтервала первой , копии через элемент И 21 поступает на стробирующий вход дешифратора 19, сигнал с первого выхода которого ус- :

50

4Q

55

5

танавливает триггер-формирователь 20.1 в состояние, соответствующее входному сигналу, формируя передний фронт первого задержанного импульса. Этот процесс продолжается до тех пор, пока код на выходе адресного счетчика 7 не совпадает с кодом на входах В элемента 11 совпадения. При

0 совпадении кодов в момент формирования фронта последнего задержанного сигнала импульс с выхода первого элемента И 12 устанавливает триггер 18 управления, счетчик 5 импульсов, ад5 ресныи счетчик 7, блок 3 управления и ждущие генераторы 1.1-1.N в исходное состояние. При поступлении следующего перепада напряжения на вход формирователя 13 процесс формироваQ ния задержанных сигналов протекает аналогично.

Предлагаемый формирователь позволяет формировать любое количество копий сигнала при условии, что максимальная задержка копии не превышает минимума длительностей импульса и паузы входного сигнала.

ормула изобретения

30

5

5

0

Цифровой формирователь сигналов по авт.св. № 1275743, отличающийся тем, что, с целью расширения функциональных возможностей за счет формирования задержанных копий сигнала, в него введены формирователь, триггер управления, дешифратор, второй элемент И и М триггеров- формирователей, причем вход формиро- Q зателя подключен к информационным входам М триггеров-формирователей и к входной шине, выход формирователя подключен к входу синхронизации триггера управления, выход которого подключен к первому входу третьего элемента ИЛИ, а вход установки нуля подключен к выходу первого элемента И, информационные входы дешифратора подключены к информационным выходам блока памяти, стробирующий вход дешифратора подключен к выходу второго элемента И, первый вход которого подключен к последнему выходу блока управления, а второй вход подключен к выходу блока сравнения кодов, М информационных выходов дешифратора подключены соответственно к информационным входам М триггеров-формирователей .

5

.Z

Изобретение может быть использовано в устройствах формирования характеристики направленности излучающего тракта гидролокационных систем и в устройствах корреляционной обработки сигналов. Цель изобретения расширение функциональных возможностей достигается путем формирования сдвинутых во времени копий сигнала. Цифровой формирователь сигналов содержит ждущие генераторы 1, цифроаналоговый преобразователь 2, блок 3 управления, элементы ИЛИ 4,9,10, счетчик 5 импульсов, элемент 11 совпадения, адресный счетчик 7, блок 8 сравнения кодов, элементы И 12,21, формирователь 13, триггер 18 управления, дешифратор 19 и триггеры - формирователи 20. 1 ил.