Обучающее устройство Советский патент 1989 года по МПК G09B7/07 

i (Л

со to

00 О5

ел

2 1

Из()0ретенне относится к автоматике н вычислительной технике и может быть испольтопано при оргмничации обучения в различимх учебных заведениях .

Цель изобретения - расширение дидактических возможностей устройства. На чертеже изображена структурная схема предлагаемого устройства.

Устройство содержит коммутаторы 1 и 2, пульты 3 обучаемых, триггер 4. счетчик 5, генератор 6, счетчик 7, элементы 8 и 9 задержки, элемент И 10, блок И памяти, блок 12 сравне кия, дешифратор 13, элементы И 14, элемент ИЛИ 15, элемент И 16, мент И 17, триггер 18, регистры 19 и 20, блок 21 предъявления учебной информации, усилители 22, индикато- ры 23.

Устройство работает следующим обг разом.

В исходном состоянии элементы памяти устройства обнулены. Триггер,4 сигналом со своего нулевого выхода удерживает в нулевом Состоянии счетчик 5 и подготавливает к открыванию элемент И 10. После включения г енера тора 6 ег о импульсы последовательно заполняют счетчик 7,который через коммутаторы 1 и 2 опрашивает соответствующие выходы пультов 3, а через дешифратор 13 - элементы И 14, Кроме того, импульсы генератора 6, задер- жанные элементом 9, через элементы И 10, ИЛИ 15 подаются на элементы И 14, последовательно их открывая. С выхода элементов И 14 тактовые импульсы подаются на тактовые входы соответствующих разрядов регистров 19 и 20. Так как триггер 18 находится в нулевом состоянии и элемент И 17 закрыт, то разряды регистров 19 и 20 устанавливаются также в нулевое состояние.

Каждьй учащийся на своем пульте 3 после решения своего варианта зада- ния устанавливает код ответа, подаваемый на коммутатор I, а также подает на вход коммутатора 2 сигнал Ввод. Сигналом коммутатора 2 триггер устанавливается в единичное состояние, останавливая счетчик 7, закрывая элемент И 10, подготавливая к открытию элементы И 16,17 и разрешая работу счетчика 5,Состоя ние счетчика 7 соответствует пульчу 3, с которого в данный момент вводится ответ,и пре

Q

5 0

5 0 , Q .,.

0

:3

65 -4

образуется дешифратором I3 для сра- бaтыF aния соответствующего элемента И 14.

Счетчик 5, подсчитывая такты генератора 6, выдает последовательно в блок 11 адреса. На управляющий вход блока 1I поступает задержанный на время установки адреса импульс чтения, В ячейках памяти блока И хранятся коды решения одного варианта задания.

При гтравильном решении задания на выходе блока 12 формируется сигнал, устанавливающий триггер 18 в единичное состояние, подавая единицу во все разряды регистра 20. По переполнении счетчика 5 сигналом через элементы И 16, ИЛИ 15 в соответствующий дешифратору 13 разряд регистра 20 записывается Единица, включая индикатор 23 Верно, соответствующий необходимому пульту 3. Через время, определяемое элементом 8, обнуляются триггеры 4 и 18. Триггер 4 сбрасывает счетчик 5 и разрешает работу счетчика 7, опрашивающего пульты 3.

При неверном решении задачи триггер 18 остается в нулевом состоянии, выставляя на разряды регистра 19 через элемент 17 сигнал единичного уровня, индицируемый в блоке 21 на соответствующем пульту 3 индикаторе 23, сигнализируя о неверном ответе на данное задание.

Формула изобретения

Обучающее устройство, сс.держащее пульты обучаемых, информационные выходы которых соединены с соответстну- Ю1Щ1МИ входами первого коммутатора, выходы которого подключены к соответствующим входам первой I pyniibi блока сравнения, входы второй группы которого соединены с соответствующими выходами блока памяти, группу эл ментов И, выходы которых соединены с соответствующими управляющими входами lepHo- го и второго регистров, второй коммутатор, генератор, элементы задержки и блок предъявления учебной информации, отличающееся тем, что, с целью расширения дидактических возможностей устройства, в нег о вно- дены первый и второй счетчики, первый и второй триггеры, первый, второй и третий элементы И, дешифратор и элемент ИЛИ, первый и второй входы котоpoi o соединены с выходами соответственно перного II второго элементов И, а выход - с первыми входами элементов И группы, вторые входы которых подключены к соответствующим выходам дешифратора, входы которого соединены с соответствующими выходами второго счетчика, подключенными к соответствующим управляющим входам первого и второго коммутаторов, информационные входы второго коммутатора соединены с синхровыходами соответствующих пультов обучаемых,а выход - с S-входом первого триггера, нулевой выход которого подключен к установочному входу первог о счетчика и первоА

му входу первого элемента И, единичный выход - к первым входам второго и третьего элементов И и управляющему входу второго счетчика, а R-вход - к выходу первого элемента задержки, соединенному с R-входом второго три1- гера, S-вход которого соединен с выходом блока сравнения, едчничньгй мы- ход - с управляющим входом второго регистра, а нулевой Я1.1ход - с вторым входом третьего элемента И, выход которого подключен к управляющему входу первого рет истра, выходы первого и второго регистров соединены соответственно с входами первой

и второй групп блока предъявления учебной информации, РЫХОД второго элемента И подключен к входу первого элемента задержки, а второй вход - к выходу переполнения и управляющему входу первого счетчика, информационные выходы которого соединены с соответствующими адресными входами блока памяти, а информационный вход - с выходом генератора, информационным входом второго счетчика и входом второго элемента задержки, вьгход которого подключен к управляюо1ему входу блока памяти и второму входу первого элемента И,

Изобретение относится к автоматике и вычислительной технике и может быть использовано при организации обучения в учебных заведениях. Цель изобретения - расширение дидактических возможностей устройства. Поставленная цель достигается тем, что в устройство, содержащее пульты 3 обучаемых, коммутаторы 1 и 2, регистры 19, 20, генератор 6, элементы 8, 9 задержки, блок 21 предъявления учебной информации, блок 12 сравнения, введены счетчики 5, 7, триггеры 4, 18, элементы И 14, 16, 17, дешифратор 13, элемент ИЛИ 15. 1 ил.