Цифровой измеритель ускорения вала Советский патент 1989 года по МПК G01P15/08 

4:

Х

оо со ел ел

Изобретение относится к цифровой технике электрических измерен1тй параметров движения и может быть исползовано в дискретных системах контроля и управления для измерения ускорения вала.

Цель изобретения - упрощение устройства и повышение быстродействия.

На чертеже представлена структур- мая схема устройства.

Устройство содержит соединенные определенным образом генератор 1 импульсов, элемент И 2, импульсный датчик 3 частоты вращения вала 4, счет- чик 5 (суммирующий), реверсивный счетчик 6, блок 7 буферной памяти, выполненный, например, в виде группы Д-триггеров, два элемента 8 и 9 задержки, задатчик 10 постоянного числа и дешифратор 11.

Устройство работает следующим образом.

Генератор 1 вырабатьтает импульсы малой длительности. С приходом очередного импульса на вход элемента И 2 на его выходе устанавливается единица, что предотвращает поступление импульсов с датчика 3 на счетчики 6 и 5. Одновременно происходит перезапись числа с счетчика 6 в блок буферной памяти. Через интервал t., задаваемый элементом 8, производится перезапись числа из счетчика 5 в счетчик 6. Через интервал t , задаваемый элементом 9, происходит запись постоянного числа задатчика 10 в счетчик 5. Спадом импульса генератора 1 открывается элемент И 2 и импульсы датчика

3 поступают на счет чики 6 и 5. При этом.в счетчике 5 присходит суммирование импульсов от датчика 3 с записанным в нем постоянным числом и одновременно их вычитание из переписанного в счетчик 6 числа. Код числа, записанного в блок 7, постоянно подается на дешифратор 1 1.

В момент прихода пульса генератора 1 дет записано число

i-ro фронта им- в счетчике 5 бу%.Г

+ к

30 Г

среднее сигнала

значение частоты датчика 3 за время Т, равное длительности паузы между фронтом 1тго и спадом (i-i4})-ro импульсов;

К - постоянное чиапо, задаваемое задатчиком 10. В этот же момент времени в счетчике 6 будет записано число

3((- )

- F

3fi)

3+ к

причем число К выбрано из условия, что всегда выполняется требование

К Т . РЗ(,.,,- F30)L Таким образом, при счете реверсивного счетчика 6 исключено его обнуление.

Поскольку частота F пропорциональна скорости вращения вала 4,число поступивших на счетчик 5 импульсов за каждый цикл равно средней скорости вала за этот цикл. Следовательно,

в счетчике 6 в конце каждого цикла оказывается записана разность скоростей, пропорциональная ускорению вала, увеличенная на число К. При этом, если число, записанное в счетчике 6, больше К, то ускорение отрицательно, а если меньше К, то ускорение положительно. Длительность импульса t выбрана из условия t и составляет незначительную часть периода Т.

Формула изобретения

Цифровой измеритель ускорения ва- 35 ла, содержащий генератор импульсов, выходом соединенный через элемент И с суммирующим входом счетчика и вычитающим входом реверсивного счетчика, импульсный датчик, расположендо

50

55

ный на валу и подключенный к другому входу элемента И, а также к входам двух элементов задержки, и дешифратор, отличающийся тем, что, с целью упрощения устройства 45 и повьш1ения быстродействия,введены задатчик постоянного числа, связанный с информационными входами счетчика, и блок буферной памяти, через который выходы реверсивного счетчика подключены к соответствующим входам дешифратора, при этом входы элементов задержки подключены к синхронизирующим входам блока буферной памяти, а выходы первого и второго элементов задержки соединены соответственно с синхронизирующими входами счетчика и реверсивного счетчика, информационные входы которого непосредственно подключены к выходам счетчика.

Изобретение относится к цифровой технике электрических измерений параметров движения и может быть использовано в дискретных системах контроля и управления для измерения ускорения вала. Цель изобретения - повышение быстродействия и упрощение конструкции измерителя за счет введения него задатчика постоянного числа. Измеритель содержит генератор 1 импульсов, элемент И 2, импульсный датчик 3 частоты вращения вала 4, суммирующий счетчик 5, реверсивный счетчик 6, блок 7 буферной памяти в виде группы Д-триггеров, два элемента 8 и 9 задержки, задатчик 10 постоянного числа и дешифратор 11. Использование задатчика и блока буферной памяти позволяет повысить быстродействие, а также упростить конструкцию и снизить затраты на изготовление. 1 ил.