Дельта-кодек Советский патент 1989 года по МПК H03M3/02 H03M7/32 

L..

20

21

ИЕН

4 СО СО СП

Изобретение относится к вычислительной технике и технике связи. Его использование в системах радиосвязи позволяет повысить помехоустойчивость к ложным импульсам. Дельта - кодек содержит передающую 1 и приемную 2 стороны и линию 3 связи. В передающую сторону 1 входят дельта-модулятор 4, делитель 5 частоты на два, сумматор 6 по модулю два и блок 7 укорочения пачек символов. В приемную сторону 2 входят делитель 15 частоты на два, сумматор 16 по модулю два и дельта-демодулятор 17. Благодаря введению на передаче элемента 8 задержки и элемента ИЛИ 9, а на приеме элемента И 10, элемента 11 задержки, элемента НЕ 12, триггера 13 и формирователя 14 импульсов в дельта-кодеке происходит исправление ошибок, вызванных ложными импульсами. 3 ил.

Фиг.1

Изобретение относится к вычислительной технике и технике связи и может быть использовано, в частности, в системах радиосвязи, когда в тракте действуют цифровые ошибки типа ложные га пульсы.

Цель изобретения - повышение помехоустойчивости к ложным импульсам.

На фиг. 1 представлена блок-схема дельта-кодека; на фиг. 2 - функциональная схема блока укорочения пачек символов; на фиг о 3 - диаграммы сигналов, иллюстрирующие -работу дельта- кодека.

Дельта-кодек (фиг. 1) содержит передающую сторону 1, приемную сторону 2 и линию 3 связио Передающая сторона включает дельта-модулятор 4, делитель 5 частоты на два, сукматор 6 по модулю два, блок 7 укорочения пачек символов о элемент 8 задержки и элемент ИЛИ 9. Приемная сторона 2 содержит элемент И 10, элемент 11 задержки, элемент НЕ 12, триггер 13, формирователь 14 импульсов, делитель 15 .частоты на два, сзтмматор 16 по модулю два и дельта-демодулятор 17.

На фиг. 1 обозначены информацион ный вход 18, первый 19 и второй 20 - тактовые входы и выход 21.

Блок 7 укорочения пачек символов имеет такое же выполнение, как в известном устройстве 2 J, и содержит

ленньй цифровой сигнал с учетом цифровых ошибок; л - аппроксимирзтощее напряжение исходного ДМ-сигнала (ин(. тегрирование последовательности а); м - аппроксимирующее напряжение в декодере модифицированной ДМ при отсутствии искажений (интегрирование последовательности е); н-- аппро10 ксимирующее напряжение в декодере

модифицированной ДМ с jrqeTOM ложных

символов

вательности

1 (интегриройание последо- к);

о - последовательность сдвоенных символов 1, пере15

20

даваемая в линии 3 связи; п - принимаемая информационная последовательность символов с учетом ложных символов р.- восстановленный на приемной стороне 2 цифровой сигнал. Дельта-кодек работает следующим образом.

Передаваемое речевое сообщение поступает на вход дельта-модулятора 4 на тактовый вход которого подаются

25 импульсы тактовой частоты. Формируемый ДМ-сигнал суммируется по модулю два с паузной последовательностью символов .0.101010..., поступающей с выхода делителя 5. На выходе сум30 матора 6 по модулю дза формируется сигнал ДМ с кодированием наклонов (ДМКН)J в котором участки с макси-/ мальным наклоном преобразуются в отрезки последовательности символов

триггер 22, формирователь 23 импуль- з5 101010..., а участки пауз - в от- сов, элемент 24 задержки, элемент НЕ 25, первый 26 и второй 27 элемен-г ты И (фиг. 2). Элементы 8, 11 и 24 задерживают сигнал на один такт.

На фиг. 3 представлены следующие 40 сигналы; а - исходньй дельта-модули- рованный ХДЬ) сигнал; б - чередующаяся последовательность символов ...101010... (на передающей сторорезки ...111111... или ...000000... На выходе блока 7, осуществляющего предельное укорочение пачек символов 1 на четное число элементов, выделяются последние импульсы в пачках сигнала ДМКН с нечетным числом символов Этот сигнал проходит на один из входов элемента ИЛИ 9 через элемент В задержки, а на второй не 1); в - сигнал на выходе суммато- 45 непосредственно. С выхода элемента 9 ра 6 по модулю два (сигнал ДМ с кодированием наклонов); г - сигнал модифицированной ДМ.на выходе блока 7 укорочения пачек символов; д - чередующаяся последовательность символов д ...ЮЮЮо.. (на применой стороне 2); е - восстановленньй цифровой сигнал на выходе сумматора 16 по модулю

сигнал поступает в линию J связи, где подвергается искажениям за счет цифровых ошибок. На приемной стороне 2 искаженный сигнал проходит элемент 11 задержки и поступает на вход элемента И 10, на второй вход которого этот же сигнал поступает непосредственно. С выхода элемента И 10 импульсы поступают непосредственно на счетсигнал поступает в линию J связи, где подвергается искажениям за счет цифровых ошибок. На приемной стороне 2 искаженный сигнал проходит элемент 11 задержки и поступает на вход элемента И 10, на второй вход которого этот же сигнал поступает непосредственно. С выхода элемента И 10 импульсы поступают непосредственно на счетдва; ж - погрешность восстановления цифрового сигнала при модифицирован- вход триггера 13 и через элемент ной ДМ; 3 - случайньй поток цифровых12 НЕ на вход сброса триггера 13. ошибок (ложных импульсов); и сиг-Выходной сигнал триггера 13 через нал модифицированной ДМ, искаженньтйформирователь 14 импульсов и сумма- ложными символами к - восстанов-тор 16 по модулр два поступает на

ленньй цифровой сигнал с учетом цифровых ошибок; л - аппроксимирзтощее напряжение исходного ДМ-сигнала (интегрирование последовательности а); м - аппроксимирующее напряжение в декодере модифицированной ДМ при отсутствии искажений (интегрирование последовательности е); н-- аппроксимирующее напряжение в декодере

модифицированной ДМ с jrqeTOM ложных

символов

вательности

1 (интегриройание последо- к);

о - последовательность сдвоенных символов 1, пере

даваемая в линии 3 связи; п - принимаемая информационная последовательность символов с учетом ложных символов р.- восстановленный на приемной стороне 2 цифровой сигнал. Дельта-кодек работает следующим образом.

Передаваемое речевое сообщение поступает на вход дельта-модулятора 4, на тактовый вход которого подаются

импульсы тактовой частоты. Формируемый ДМ-сигнал суммируется по модулю два с паузной последовательностью символов .0.101010..., поступающей с выхода делителя 5. На выходе сумматора 6 по модулю дза формируется сигнал ДМ с кодированием наклонов (ДМКН)J в котором участки с макси-/ мальным наклоном преобразуются в отрезки последовательности символов

резки ...111111... или ...000000... На выходе блока 7, осуществляющего предельное укорочение пачек символов 1 на четное число элементов, выделяются последние импульсы в пачках сигнала ДМКН с нечетным числом символов Этот сигнал проходит на один из входов элемента ИЛИ 9 через элемент В задержки, а на второй непосредственно. С выхода элемента 9

сигнал поступает в линию J связи, где подвергается искажениям за счет цифровых ошибок. На приемной стороне 2 искаженный сигнал проходит элемент 11 задержки и поступает на вход элемента И 10, на второй вход которого этот же сигнал поступает непосредственно. С выхода элемента И 10 импульсы поступают непосредственно на счет вход триггера 13 и через элемент 12 НЕ на вход сброса триггера 13. Выходной сигнал триггера 13 через формирователь 14 импульсов и сумма- тор 16 по модулр два поступает на

дельта-демодулятор 17, при этрм тактовые импульсы на приемной стороне 2 заведены на тактовый вход дельта-демодулятора 17 непосредственно, а на второй вход сумматора 16 по модулю два - через делитель 15,

Эффективность устройства зависит от режима работы канала связи и структурных и вероятностных характеристик ДМ-сигнала.

Результирующее воздействие на передачу сообщений цифровых ошибок типа ложных импульсов (символов 1) проявляется в смещении рабочей точки демодулятора (постоянная составляющая) и дополнительном шуме (щелчках) на выходе канала (переменная составляющая) о

Рассмотрим характерные ситуации.

Наиболее заметны цифровые ошибки в паузах передачи (абонент пассивен), когда соответствзтющий шум на выходе канала не маскируется ни передаваемым сообщением, ни характерными для цифровой передачи искажениями квантования, В паузах передачи на выходе блока 7 укорочения пачек символов формируется последовательность символов .,„000000,,, , В этом случае одиночные ложные символы 1 на приемной стороне 2 подавляются на выходе элемента И 10 и, таким образом, не проходят на вход декодера.

При передаче сообщений (абонент активен) п ередаваемый в линию 3 связи сигнал представляет собой коррелированную последовательность сдвоенных символов 1, Ложные сигналы 1, совпадающие с информационными символами 1, а также одиночные ложные символы 1, не смыкающие с информационными символами, не влияют на качество передачи сообщений.

Рядом с одиночной парой символов 1 в принимаемом цифровом сигнале может возникнуть ложньй импульс впереди или сзади, т.е. образуется тройка символов 1, На выходе сфор-кщая вероятность искажений оказ ся равной произведению вероятно ложных импульсов Р и вероятнос формирования символа 1 в цифр сигнале модифицированный ДМ р,, что существенно меньше, чем при обычной ДМ, когда результирующа вероятность ложных импульсов ра

10 РЛ/

Если дельта-модулятор 4 рабо

с перегрузкой, т,ео исходньй ДМ нал имеет вид ,.111111,.,, то выходе сумматора 6 по модулю дв

20 не 2, а на выходе формирователя импульсов, восстанавливается посл

вй.тельность символов ,,.010101. 1

Таким образом, помехоустойчи 25 дельта-кодека к ложным импульса повьшается.

Формула изобрете

30 Дельта-кодек, содержащий на .дающей стороне дельта-модулятор формационный вход которого явля информационным входом кодека, а товый вход объединен с входом д

ОС теля частоты на два и является вым тактовым входом кодека, вых дельта-модулятора и делителя ча на два соединены с первым и вто входами сумматора по модулю два

40 выход которого подключен к входу ка укорочения пачек символов, вы передающей стороны через канал 1зи соединен с информационным вхо Приемной стороны, содержащей дел

.g тель частоты на два. вход которо объединен с тактовьм входом дел модулятора и является вторым та вым входом кодека, выход делите частоты на два соединен с первы

мируются подряд два символа 1. Триг-50 входом сумматора по модулю два.

гер 13 и формирователь 14 пропустят только первый символ. Таким образом, влияние последующего ложного импульса полностью нейтрализовано, но предшествующий ложный импульс приведет к ошибке. -

Учитьшая, что ложные символы могут поразить только один элемент в пачке символов О, результиру55

ход которого подключен к ному входу дельта-демодулятора, ход которого является выходом, к ка, отличаю-щийся те что, с целью повьш1ения помехоус чивости, на передающей стороне ны элемент ИЛИ и элемент задерж выход которого соединен с первы входом элемента ИЛИ, выход блок

кщая вероятность искажений оказывает-- ся равной произведению вероятности ложных импульсов Р и вероятности формирования символа 1 в цифровом сигнале модифицированный ДМ р,, , что существенно меньше, чем при обычной ДМ, когда результирующая вероятность ложных импульсов равна

РЛ/

Если дельта-модулятор 4 работает

с перегрузкой, т,ео исходньй ДМ-сиг- нал имеет вид ,.111111,.,, то на выходе сумматора 6 по модулю два ....., После удваивания символов в линию 3 связи передается ,.,111111,,. Аналогичная последовательность символов сформируется на выходе элемента 10 и приемной стороне 2, а на выходе формирователя 14 импульсов, восстанавливается последо-

вй.тельность символов ,,.010101... 1

Таким образом, помехоустойчивость дельта-кодека к ложным импульсам повьшается.

Формула изобретения

Дельта-кодек, содержащий на пере- .дающей стороне дельта-модулятор, информационный вход которого является информационным входом кодека, а тактовый вход объединен с входом дели- .

теля частоты на два и является первым тактовым входом кодека, выходы дельта-модулятора и делителя частоты на два соединены с первым и вторьм входами сумматора по модулю два,

выход которого подключен к входу блока укорочения пачек символов, выход передающей стороны через канал свя- 1зи соединен с информационным входом Приемной стороны, содержащей делитель частоты на два. вход которого объединен с тактовьм входом дельта- модулятора и является вторым тактовым входом кодека, выход делителя частоты на два соединен с первым

вывходом сумматора по модулю два.

ход которого подключен к ш формацион- ному входу дельта-демодулятора, выход которого является выходом, кодека, отличаю-щийся тем, что, с целью повьш1ения помехоустойчивости, на передающей стороне введены элемент ИЛИ и элемент задержки, выход которого соединен с первым входом элемента ИЛИ, выход блока уко-

роченйя пачек символов подключен in входу элемента задержки и второму входу элемента ИЛИ, выход которого является выходом передающей стороны, на приемной стороне введены элемент И, элемент НЕ, триггер, формирователь импульсов и элемент задержки, вход которого объединен с первым входом элемента И и является информационным

1

F

2ff

22

2J Фг/г.2

ж.

оГГЛоГЩоо д 000 о о оо оо Г У/f LofTTlPgfTT п)oJTTWrn QГПо000ГГ оооо iifi t XofTTl gJ p) оЩо.о1Лоо 0 OOP о о 0000

Фиг.

входом приемной стороны, выход элемента задержки соединен с .вторым входом элемента И, выход которого непосредственно и через элемент НЕ подключен соответственно к счетному входу и входу обнуления триггера, выход которого через формирователь импульсов соединен с вторым входом сумматора по модулю два.

ъГ -iJTJ

m 171

ьР