Двухразрядный двоичный умножитель Советский патент 1989 года по МПК G06F7/52 

:л

00

Изобретение относится к вычислительной технике и может быть использовано в составе БИС систем сбора и обработки информации.

Цель изобретения - сокращение занимаемой площади и потребляемой мощности двухразрядного двоичного умножителя.

На чертеже приведена принципиальная схема двухразрядного двоичного умножителя.

Умнолситель содержит четьфе четы- рехколлекторных п-р-п-транзистора 1 - 4,.три одноколлекторных п-р-п- транзистора 5-7, один двухколлек- торный п-р-п-транзистор 8, инверсны входы разрядов первого , х и второго Y, , Г, операндов и выходы разрядов произведения S, ..,, 54.

Умнол итель работает следующим образом.

На входы x , зГ 1й у, у подаются инверсные значения разрядов сомнолштелей. При этом в соответствии с принципами работы схем гики на базе транзистора 5 формируеся сигнал, описываемый логическим выражением , , на базе транзистор 6 - сигнал , на базе транзистора 7 - сигнал х ,у,, , на базе транзистора 8 - сигнал У .В результате на выходах разрядов произведения умножителя.формируют- .ся сигналы, описываемые следующими логическими выпажениями:

S , У

S (х,,у,+х,у) , х,,

S, г Уг гУ Уг - У.У

S. X

Формула изобретения

Двухразрядный двоичный умножите.гЬр содержащий носемь п-р-п-транч :; TOIMJH ,

0

5

0

5

0

5

0

5

причем входы младшего и старшего разрядов первого операнда умножителя подключены к базам соответственно первого и второго транзисторов, входы мпадшего и старшего разрядов второго операнда умножителя подключены к базам соответственно третьего и четвертого транзисторов, первые коллекторы первого и третьего транзисторов объединены и подключены к выходу первого разряда произведения умножителя, первый коллектор второго транзистора со.единен с вторым коллектором третьего транзистора и базой пятого транзистора, второй коллектор первого транзистора соединен с первым коллектором четвертого транзистора и базой шестого транзистора, вторые коллекторы второго и четвертого транзисторов соединены между собой, третьи коллекторы первого, второго, третьего и четвертого транзисторов соединены между собой, а их четвертые коллекторы объединены и подключены к выходу четвертого разряда произведения умножителя, коллекторы пятого и шестого транзисторов соединены с базой седьмого транзистора, xojiJieKTop которого подключен к выходу второго разряда произведения умножителя, эмиттеры всех транзисторов соединены с общей шиной умножителя, а базы - с источниками питания, отли чающийся тем, что, с целью сокращения занимаемой площади и потребляемой мощности множителя, база восьмого транзистора соединена с третьим коллектором первого транзистора, его первый коллектор - с коллектором седьмого транзистора, а второй коллектор - е вторым коллектором второго транзистора и выходом третьего разряда проипведения умножителя.

Изобретение относится к вычислительной технике и может быть использовано в составе систем сбора и обработки информации. Цель изобретения - сокращение занимаемой площади и потребляемой мощности двухразрядного двоичного умножителя на элементах логики. Умножитель содержит п-р-п=транзисторы 1-8 и позволяет перемножать операнды, поступающие на его входы в обратном коде. 1 ил.