Устройство для определения весовых функций Советский патент 1989 года по МПК G06F17/18 G06F17/15 

315

Изобретение относится к вычислительной технике и предназначено для реализации его в системах диагностики сложных динамических объектов,

Цель изобретения - повышение точности и быстродействия устройства.

На чер теже представлена структурная схема устройства.

Устройство содержит накопитель 1, блок 2 синхронизациИа блок 3 вычисления дисперсии, группу блоков 4 у шожения, регистр 5, сумматор 6, блок 7 памяти, блок 8 умножения, .группу 9 блоков умножения, группу элементов И 10, регистр 11, блок 12 умножения, регистр 13, накапливающий сумматор 14, блок 15 умножения, группу квадраторов . 16, накапливающий сумматор 17, квадратор 18, делитель 19 на постоянный коэффициентj регист 20, с умм-атор 21 и регистр 22.

Устройство работает следующим образом,

Выборки входного случайного сигнала, которые поступают на входы системы, накопителя 1 и блока вычисления дисперсии 3, записываются в накопитель 1, в котором хранится ин- формация вида X(j) x(j), xCj-l),,., () , Сигналы : с выхода системы поступают на входы группы блоков 4 -умножения. По сигналу запуска начина ет работать блок 2 синхронизации :Сигнал с блока 2 открывает блок 3 вычисления дисперсии, а также поступает на вход накопителя 1, обеспечивая одновременное считывание информации X(j) на входы блоков 4 и 9 ум- ножения, логических элементов И 10, квадраторов 16„ На выходах .блоков 4 умножения формируются векторы y(J)X(j), которые записываются одно- в регистр 5. Через время, необходимое для выполнения этих операций, на выходе блока 2 синхронизации формируется группа п импульсов считывания, которые последовательно поступают на вход блока 7 памяти.

вытесняя нормированное значение корреляционной функции Значения нормированной корреляционной функции RC (J) умножаются в блоке 8 умноже1П1я на текущую дисперсию входного сигнала и последовательно поступают на вход сумматора 6, на второй вход которого последовательно поступают сигналы с регистра S, считынаемые серией пм

0

5

0 . 0

5

0

5

74

пульсов, поступающих с блока 2. В сум.маторе 6 осуществляется последовательное сложение элементов многомерного сигнала y(j)X(j) и ) г

ry(j)X(j)-Rjj).

. Получившиеся сигналы записываются в регистр 13. Сигнал синхронизации с открывает также первый из логических элементов И 10. Сигнал x(j) проходит на все входы блоков 9 умножения, на другие входы которых поступают элементы входного вектора X(j) x(j)x(j-l).,.x(j-n).

На выходах блоков 9 умножения фор- мирутотся сигналы первой строки матрицы X(j)X(j)- X(j)x(j), которые записываются в регистр 11, Одновременно на выходах квадраторов 16 формируются сигналы, пропорциональные квадратам входных сигналов, которые поступают на входы накапливающего сумматора 17, на выходе которого присутствует скалярный сигнал }( (j)X(j).

После . выполнения указанных otiepa- ций блок 2 формирует сигнал С2,-который поступает на входы .регистров 13 и.11 и вход накапливающего суммато- ра 17. Сигналы с выходов регистров 13 и 11 умножаются поэлементно в блоке 12 умноже ния и поступают в накапливающий сумматор 14,.в котором формируется скалярная величина X(j)x(j)y(j)X(j)R(j). .

Сигнал с выхода накапливающего сумматора 17 поступает на вход последнего квадратора 18, на выходе которого формируется квадрат скалярного. сигнала | 2i (j )X(j)i . Этот сигнал по- ;ступает на вход делителя 19, на выходе которого присутствует сигнал, обратный входному. Этот сигнал посту- :цает на вход блока 15 умножения. После вьшолнения этик операций блок 2 формирует сигнал СЗ, которьй поступает на вход Накапливающего ..сумматора 14, вытесняя скалярную величину - сигнал X(j)x(j)x у(.j)X(j)-Rjj) на вход блока 15 умножения, на выходе которого будет число

,w(j)|iMiL y(j)x(j).R,p),

которое поступает на вход регистра 20/

По окончании вычисления и записи tiW(j) в регистр 20 блок 2 формирует сигнал С4, который осуществляет сброс

в исходное регистров 11, 13 и 5 и на кйпливающих сумматоров 17 и 14.

После этого, блок 2 формирует сигнал С5, который поступает на входы накопителя 1, блока 3 вычисления дисперсии, .квадраторов 16, блоков 4 и 9 умножения и элемента И 10.Происходит формирование UW(j-I)

X(j)x(j-) rv/ Nv -N n

- frlI)x7j )/T L(j)x(j)-R,,(j)J,

которое поступает на ,вход регистра 20. .Так повторяется до тех пор пока в регистре 20 не запишутся все значения (j).

После записи п значений W(j) в регистр 20 блок 2 формирует сигнал С, , , который поступает на входы регистров 20 и 22, осуществляя вытеснение значений сигналов W(j) и старых значений весовых функций W(j), полученных на предыдущем шаге, в сумматор 21, где происходит формирование нового значения вектора весовых функций W(j + l)

гТ

Ш10Л Гу(|)х(П(x(j)x(j)|2

w(j + i)w(j)+ -R(j). .

, Использование при формировании весовых коэффициентов значений ) повышает скорость сходимости и уменьшает невязку.

Формула изобретения

Устройство для определения весовых функций, содержащее накопитель, первую и вторую группы блоков умножения, первый регистр, группу квадраторов, два накапливающих сумматора, делитель на постоянньй коэффициент, первый сумматор, блок памяти, два блока умножения, причем информационный вход накопителя является первым информационным входом устройст- ва, группа выходов накопителя соединена с первыми информационными входами соответствующих блоков умножения первой и второй групп и с входами соответствующих квадраторов группы, выходы которых соединены с соответствующими информационными входами первого накапливающего сумматора, выход делителя на постоянный коэффициент соединен с первым информационным входом первого блока умножения , отличающееся тем,

10

t5

010876

что, с целью повышения точности и быстродействия, в него введены квадратор, группа эл ементов И, второй, третий, четвертый и пятый регистры, блок вычисления дисперсии, второй сумматор, блок синхронизации и третий блок умножения, причем вторые информационные входы блоков умножения первой группы являются вторым информационным входом устройства, выходы блоков умножения первой группы соединены с соответствующими разрядными входами первого регистра, выход которого соединен с первым информационным входом первого сумматора, выход которого соединен с информационным входом второго регистра, выход которого соединен с первым ин- 20 формационным входом второго блока умножения, выходы умножителей второй группы соединены с соответствующими разрядными входами третьего регистра, выход которого соединен с вторым 25 информационным входом второго блока умножения, выход которого соединен с информационным входом второго на.ка- пливающего сумматора, выход которого соединен с вторым информационным входом первого блока умножения, выход которого соединен с информационным входом четвертого регистра, выход которого соединен с первым информационным входом второго сумматора, выход которого соединен с информационным входом пятого регистра и является выходом устройства, выход пятого регистра соединен с вторым информационным входом второго сумматора, выход первого накапливающего сумматора через квадратор соединен с входом делителя на постоянньй коэффициент, группа выходов накопителя соединен с первыми входами соответству- 45 кщих элементов И группы, выходы которых через элемент i-ro (,2,..,N, где N - объем выборки, натуральное число) монтажного ИЛИ соединены с вторым входом i-ro блока умножения второй группы, информационный вход блока вычисления дисперсии подключен к первому информационному входу устройства, а выход соединен с первым информационным ВХОДОМ третьегр блока умножения, выход и второй вход которого соединены соответственно с вторым информационным входом первого сумматора и выходом блока памяти, группа выходов блока синхронизации

30

35

40

50

55

соединена с вторыми входами соответ- ствутп;их элементов И группы, с группой входов разрешения записи накопителя и через элемент монтажное ИЛИ с входом разрешения записи блока вычисления дисперсий, первый выход блока синхронизации соединен с тактовыми входами первого накапливающего сумматора, второго и третьего регистров, второй выход блока синхронизации соединен с тактовым входом второго накапливающего сумматора, третий выход блока синхронизации

соединен с входами сброса первого и второго накапливающих сумматоров, первого, второго и третьего регистров, четвертый выход блока синхронизации соединен с тактовыми входами четвертого и пятого регистров, пя- тьм выход блока синхронизации соединен с входом разрешения считывания второго сумматора, шестой выход блока синхронизации соединен с входами сброса -первого и второго накапливающих сумматоров, с входами сброса с первого по четвертый регистров.

Изобретение относится к вычислительной технике и может быть использовано при диагностике сложных динамических систем. Цель изобретения - повышение точности и быстродействия. Устройство содержит накопитель 1, группы 4,9 блоков умножения, регистры 5, 11, 13, 20, 22, квадраторы 16, 18, делитель 19 на постоянный коэффициент, сумматоры 6, 21, накапливающие сумматоры 14, 17, блоки умножения 8, 12, 15, квадратор 18, группу 10 элементов И, блок 2 синхронизации, блок 3 вычисления дисперсии, блок памяти 7. Использование в алгоритме работы устройства априорно известной корреляционной функции полезного сигнала позволяет уменьшить время переходного процесса и невязку на каждом шаге адаптации. 1 ил.