Устройство для преобразования числа из системы остаточных классов в позиционный код Советский патент 1989 года по МПК H03M7/18 

1

(21)-4337158/24-2

(22)03.12.87

(46) 15.08.89. Бюл. № 30 (72) С.Н.Литвинов (53) 681.3(088.8)

(56)Авторское свидетельство СССР № 365701, кл. Н 03 М 7/18, 1970.

Авторское свидетельство СССР № 1005028, кл. Н 03 М 7/18, 198J.

(

(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ЧИСЛА ИЗ СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ

В ПОЗИЦИОННЫЙ код

(57)Изобретение относится к вычислительной технике и -предназначено для использования в вычислительных устройствах, работающих в системе остаточных классов. Цель изобретения - повышение быстродействия. Поставленная цель достигается тем, что устройство для преобразования числа из системы остаточных классов в позиционный код, содержащее группу сдвиговых регистров 2, блок 3 синхронизации, группу блоков 5 памяти и позиционный накапливающий сумматор 7, содержит .блоки 6 элементов И с соответствующими связями. 1 ил.

Изобретение относится к вычислительной технике и предназначено для использования в вычислительных устройствах, работающих в системе остаточных классов. Цель изобретения - повышение быстродействия. Поставленная цель достигается тем, что устройство для преобразования числа из системы остаточных классов в позиционный код, содержащее группу сдвиговых регистров 2, блок 3 синхронизации, группу блоков 5 памяти и позиционный накапливающий сумматор 7, содержит блоки 6 элементов И с соответствующими связями. 1 ил.

А

to

00

о(/

3150

Изобретение относится к вычислительной технике и может быть использовано для перевода чисел из системы остаточных классов (СОК) в позиционный код.

Целью изобретения является повышение быстродействия.

На чертеже представлена схема устройства для преобразования иисла из системы остаточных классов в позиционный код.

Устройство содержит вход 1 запуска устройства, группу сдвиговых регистров 2, блок 3 синхронизации, вы- ход 4 устройства, группу бло(:ов 5 памяти, блоки 6 элементов И, позиционный накапливающий сумматор 7 и группу информационных входов 8 устройства.

Устройство работает следующим образом.

Число в коде СОК через входы 8 заносится на сдвиговые регистры 2 группы, причем вычеты по каждому из оснований СОК заносятся в свой регистр 2. Работа устройства происходит по тактам. В каждом такте содержимое регистров 2 сдвигается вправо (в сторону младших разрядов) на один разряд. Алгоритм работы устройства может быть представлен в виде:

h m j

А XI В. , (1)

)-.. i.i J

где n - количество оснований Pj СОК, по которым представлено исходное число,

т. - количество двоичных разрядов для представления исходного числа и СОК по основанию PJ;

ближайшее большее целое; с. 0,1 - -значение двоичного разряда j-ro регистра;

В : - ортогональные базисы СОК, являющиеся константами для выбранной совокупности оснований.

Из выражения (1) видно, что устройство реализует операцию последо- вательного суммирования произведений ортогональных базисов на веса соответствующих двоичных разрядов, представляющих вычеты исходного числа в СОК.

Груптта блоков 5 памяти содержит

га

. m - констант разрядностью

j:

Log, Р, где Р П р.. Причем

. / в каждом J-M блоке 5 памяти хранятся константы произведения 2 В (где i 1,2,..., т.; j 1,2,..., n).

В первом такте по сигналу из блока 3 синхронизации производится выдача констант величиной 2 В, из блоков 5 памяти параллельно и в случае открытых блоков элементов И группы - прибавление их к содержимому позиционного накапливающего сумматора 7, работающего по модулю Р и осуществляющего одновременное суммирование констант. В следующем такте содержимое каждого из регистров 2 сдвигается на один разряд вправо и блок 3 синхронизации разрешает выдачу констант из блоков 5 памяти.

Работа устройства заканчивается

через га. тактов (где ,, - количество двоичных разрядов для представления числа по максимальному из оснований).

Формула изобретения

Устройство для преобразования числа из системы остаточных классов н позиционный код, содержащее позиционный накапливающий сумматор, блок синхронизации, группу сдвиговых ре- гистррв, группу блоков памяти и пер- Hbui блок злементов И, причем вход запуска устройства соединен с входом запуска блока синхронизации, выход которого соединен с входами разрешения сдвига сдвиговых регистров группы, информационные входы которых являются соответствующими информационными входами группы устройства, выход первого сдвигового регистра пы соединен с первым входом первого блока злементов И, выход которого .,, соединен с входом первого слагаемого позиционного накапливающего сумматора, выход которого является выходом устройства, выходы группы блока синхронизации соединены с соответствующими адресными входами блоков памяти группы, отличающееся тем, что, с целью повышения быстродействия, оно содержит с второго по п-й блоки элементов И (п - количество оснований системы остаточных классов), причем выходы сдвиговых регист5 . 15012806

ров с второй по п-й группы соедине- слагаемых позиционного накапливающе- ны d первыми входами соответствующих го сумматора, выходы блоков памяти блоков элементов И, выходы которых группы соединены с вторыми входами соединены с входами соответствующих соответствующих блоков элементов И.