УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ЧИСЛА ИЗ СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ В ПОЗИЦИОННЫЙ КОД Российский патент 2004 года по МПК H03M7/18 G06F7/72 

Изобретение относится к вычислительной технике и предназначено для использования в вычислительных устройствах, функционирующих в системе остаточных классов (СОК), а также технике связи для передачи информации кодами СОК.

Известно устройство преобразования числа из кода системы остаточных классов в двоичный код, содержащее входной регистр, два мультиплексора, вычитатель по совокупности модулей, счетчик, блок памяти, накапливающий сумматор [1].

Недостатком этого устройства является небольшое быстродействие.

Наиболее близким к предлагаемому является устройство для преобразования числа из системы остаточных классов в позиционный код, содержащее позиционный накапливающий сумматор, блок синхронизации, группу сдвиговых регистров, группу блоков памяти, n блоков элементов И, причем вход запуска устройства соединен с входом запуска блока синхронизации, выход которого соединен с входами разрешения сдвига сдвиговых регистров группы, информационные входы которых являются соответствующими информационными входами устройства, выходы сдвиговых регистров соединены с первыми входами соответствующих блоков элементов И, выходы которых соединены со входами соответствующих слагаемых позиционного накапливающего сумматора, выходы блоков памяти группы соединены с вторыми входами соответствующих блоков элементов И [2].

Недостатком этого устройства является небольшое быстродействие. Задача предложенного изобретения - в уменьшении временных затрат при преобразовании числа из СОК в позиционный код.

Технический результат достигается тем, что суммы произведений чисел находятся параллельно с использованием индексов.

Сущность устройства для преобразования числа из системы остаточных классов в позиционный код в том, что оно содержит группу сдвиговых регистров, группу блоков памяти, причем информационные входы регистров являются соответствующими информационными входами устройства, помимо этого, оно дополнительно включает две группы запоминающих устройств, группу параллельных сумматоров, разрядно-параллельный сумматор, причем выходы первой группы запоминающих устройств соединены с первыми входами группы параллельных сумматоров, выходы группы регистров соединены с адресными входами второй группы запоминающих устройств, выходы которых соединены со вторыми входами группы параллельных сумматоров, выходы которых соединены с адресными входами третьей группы запоминающих устройств, выходы которых соединены с соответствующими входами разрядно-параллельного сумматора по модулю, выходы которого являются выходами устройства.

На чертеже представлена структурная схема предлагаемого устройства.

Устройство содержит: первую группу запоминающих устройств 1, группу регистров 2, вторую группу запоминающих устройств 3, группу параллельных сумматоров 4, третью группу запоминающих устройств 5, разрядно-параллельный сумматор по модулю 6, выход 7 устройства, группу информационных входов 8.

где n - количество оснований СОК;

α_i - исходное значение;

Bi - ортогональные базисы СОК, являющиеся константами для выбранной совокупности оснований.

Согласно свойствам индексов, известных из теории чисел, число А можно представить следующим образом:

где ind (α_i), ind (В_i) - индексы чисел αi и Bi соответственно;

N (s) - антииндекс или величина, обратная индексу числа s.

Из выражения (2) видно, что алгоритм работы устройства может быть представлен в виде реализации операции суммирования антииндексов суммы ортогональных базисов и исходных значений.

Первая группа запоминающих устройств 1 содержит n констант разрядностью ] log₂ Pr [, вторая, третья группы 3 и 5 содержат таблицы индексов и антииндексов соответственно для всех значений x<Pr, где Pr минимальное простое число, большее Р и .

Устройство работает следующим образом. Число в коде СОК через входы 8 записывается в регистры 3, имеющие разрядность ]log ₂ Pi[ (где Pi - максимальное из оснований, i=1,2,...,n, n - количество исходных вычетов). Работа устройства происходит по тактам. В первом такте производится выдача констант индексов Bj из групп постоянных запоминающих устройств 1 и выдача из групп постоянных запоминающих устройств 3 индексов значений группы входных регистров 2. Полученные значения суммируются в параллельных сумматорах 4, с выходов которых результат поступает на адресные входы третьей группы постоянных запоминающих устройств 5. Полученный код поступает на входы разрядно-параллельного сумматора 8 по модулю Р. Полученный результат поступает на выходы устройства.

Таким образом, предложенное устройство для преобразования числа из системы остаточных классов в позиционный код значительно уменьшает временные затраты благодаря тому, что суммы произведений чисел находятся параллельно с использованием индексов.

Литература

1. Пат. 1541783 А1, 5 Н 03 М 7/18. Преобразователь числа из кода системы счисления остаточных классов в двоичный код. /Ш-М.А. Исмаилов, Э.Х.Хаспулатов (СССР) - №4404695; Заявл. 04.04.1988; Опубл. 07.02.1990, Бюл. №5 - 3 с.

2. Пат. 1501280 A1, 4 Н 03 М 7/18. Устройство для преобразования числа из системы остаточных классов в позиционный код. /С.Н.Литвинов (СССР) - №4337158; Заявл. 03.12.1987; Опубл. 15.08.1989, Бюл. №30 - 3 с.

Изобретение относится к вычислительной технике и предназначено для использования в вычислительных устройствах, функционирующих в системе остаточных классов (СОК), а также технике связи для передачи информации кодами СОК. Техническим результатом является уменьшение временных затрат при преобразовании числа из СОК в позиционный код. Технический результат достигается за счет того, что устройство содержит три группы постоянных запоминающих устройств, группу сдвиговых регистров, группу параллельных сумматоров, разрядно-параллельный сумматор по модулю. 1 ил.

Устройство для преобразования числа из системы остаточных классов в позиционный код, содержащее группу сдвиговых регистров, группу постоянных запоминающих устройств, причем информационные входы группы сдвиговых регистров являются соответствующими информационными входами устройства, отличающееся тем, что оно дополнительно содержит две группы постоянных запоминающих устройств, группу параллельных сумматоров, разрядно-параллельный сумматор по модулю, причем выходы первой группы постоянных запоминающих устройств, содержащей n констант индексов Bj разрядностью ]log₂Pr[, соединены с первыми входами группы параллельных сумматоров, выходы группы сдвиговых регистров соединены с адресными входами второй группы постоянных запоминающих устройств, содержащей таблицы индексов исходных значений, выходы второй группы постоянных запоминающих устройств соединены со вторыми входами группы параллельных сумматоров, выходы которых соединены с адресными входами третьей группы постоянных запоминающих устройств, содержащей таблицы антииндексов для всех значений, меньших Pr, выходы третьей группы постоянных запоминающих устройств соединены с соответствующими входами разрядно-параллельного сумматора по модулю, выходы которого являются выходами устройства, причем

Bj – ортогональные базисы системы остаточных классов (СОК),

n – количество оснований СОК,

Pr – минимальное простое число большее Р, а ,

Pj – j-тое основание СОК.