Линейный узел системы телемеханики Советский патент 1989 года по МПК G08C19/28 G06F13/00 

V

(Л

ел

4: О «

Sunt/cfc

3 тактовой синхронизации, детектор 4 синхроимпульса, формирователи 5, 6 импульса, первый и второй приемники 7, , 7j информационного сигнала, каждый из которых включает коммутатор 8, счетчик 9, мультиплексор 10, регистр 11 адреса, блок 12 памяти, дешифраторы 13, 14, элементы ИЛИ 15-17, элементы И 18, 19, распределитель 20. Детектор 4 состоит из регистра 21 сдвига, эадатчика 22 синхронизирующего кода и компаратора 23. Второй формирователь 6 сигнала состоит из таймера 24, элемента ИЛИ 23, элемента И 26, В линейном блоке обеспечиваются автоматическое расчленение поступающих из линии связи данных на унифицированные информационные кадры с идентификацией места размещения в них синхронизирующих посылок и последующий ввод информации в приемник. Это позволяет принимать информацию от систем телемеханики с разными структурами информационных посылок. 2 з.п. ф-лы, 1 ил.

Изобретение относится к телемеханике и может быть использовано в системах с временным разделением сигналов с различными форматами информационных посылок, передаваемых в линию связи. Цель изобретения - расширение области применения за счет обеспечения возможности приема информационных посылок различной структуры. Линейный узел содержит блок 1 подавления помех, генератор 2, блок 3 тактовой синхронизации, детектор 4 синхроимпульса, формирователи 5, 6 импульса, первый и второй приемники 7_-1, 7_-2 информационного сигнала, каждый из которых включает коммутатор 8, счетчик 9, мультиплексор 10, регистр 11 адреса, блок 12 памяти, дешифраторы 13, 14, элементы ИЛИ 15-17, элементы И 18, 19, распределитель 20. Детектор 4 состоит из регистра 21 сдвига, задатчика 22 синхронизирующего кода и компаратора 23. Второй формирователь 6 сигнала состоит из таймера 24, элемента ИЛИ 25, элемента И 26. В линейном блоке обеспечиваются автоматическое расчленение поступающих из линии связи данных на унифицированные информационные кадры с идентификацией места размещения в них синхронизирующих посылок и последующий ввод информации в приемник. Это позволяет принимать информацию от систем телемеханики с разными структурами информационных посылок. 2 з.п. ф-лы, 1 ил.

Изобретение относится к телемеханике и может быть использовано в сие- темах с временным разделением сигналов с различными форматами информационных посьшок, передаваемых в линию связи.

Цель изобретения - расширение об- ласти применения за счет обеспечения возможности приема информационных посылрк различной структуры.

На чертеже изображена функциональная схема линейного узла.

Линейный узел содержит блок 1 подавления помех, генератор 2, блок 3 тажтовой синхронизации, детектор 4 синхроимпульса, формирователи 5 и 6 импульса, первый 7. и второй 7 емники информационного сигнала, каждый из которых включает коммутатор 8, счетчик 9, мультиплексор 10, регистр 11 адреса, блок 12 памяти, дещифра- торы 13 и 14, элементы ИЛИ 15-17, элементы И 18 и 19, распределитель 20

Детектор 4 состоит из регистра 21 сдвига, задатчика 22 с 1нхронизирую- щего кода и компаратора 23.

Второй формирователь 6 сигнала состоит из таймера 24, элемента ИЛИ 25 и элемента И 26.

Линейный узел работает следующим образом.

Информация из линии связи посту- пает на вход блока 1. Выходные сигналы, блока 1 вместе с сигналами от генератора 2 поступают на блок 3, в котором по моментам изменения логического уровня в принятой из линии СВЯЗИ

последовательности производится инерционная коррекция фазы тактовых импульсов так, чтобы совместить фронт тактовых сигналов с серединами интервалов приема каждого информационного сигнала.

Выходные сигналы блока 3, синхронизированные относительно тактовых импульсов от генератора 2, поступают на регистр 21 детектора 4. Вид и число разрядов в синхронизирующем коде, передачей которого начинается рабочий цикл передачи информации, не совпадают в различных системах телемеханики. Поэтому число разрядов регистра 21 выбирается равным наибольшему числу разрядой синхронизирующего кода в системах телемеханики, которые предполагается подключить к данной системе. Задатчиком 22 определяется конкретный вид синхронизирующего кода, на который должен реагировать линейный блок, Задатчик представляет собой коммутатор, в котором с помощью, например, режимных перемычек устанавливаются сигналы 1 и О по каждому из разрядов синхронизирующего кода. Код от задатчика 22 постоянно сравнивается компаратором 23 с текущим значением кода, установленного в регистре 21. Код в регистре изменяется при вводе в него каждого очередного принятого из линии связи сигнала. Для ввода данных в регистр используются

тактовые сигналы от генератора 2.

На выходе компаратора 23 образуется сигнал, если в регистре 21 установлена кодовая комбинация, совпадак - щая с кодом, поступающим от задатчика 22 и соответствующим синхронизирующему коду, принятому в подключенной к линейному блоку системе телемеханики. В случае, когда число разрядов в синхронизирующем коде меньще (для конкретной системы телемеханики) устянопленного числа разрядов pei iic/rpa .21, вместо незадействованных разрядов кода задатчика 22 к входам компаратора 23 подключаются соответствующие по номерам выходы регистра 21. Таким образом создаются условия .для адаптации универсального детектора А к виду синхронизирующего кода без ограничения числа информационных разрядов (в пределах заданного максимума, определяемого информационной емкостью регистра 21 и коммутационными возможностями задатчика 22). Сигнал от компаратора 23 детектора Д по- ступает на вход 3 обоих приемников 7, и 7 (в связи с идентичностью структуры и работы каналов в дальнейшем ссылки делаются только на 7,). В начальном состоянии сигнал 1 образу- ется на выходе О распределителя 20. Этот сигнал поступает на вход разрешения записи регистра 11 адреса, в который при этом по сигналу от детектора 4 заносится параллельный код сос тояния счетчика 9. Таким образом, регистр 11 запоминает текущий адрес - код счетчика 9, при котором зафиксирован прием синхронизирующего кода. В начальном состоянии распределителя 20 сигналом по первому входу разрешается также прохождение на выход коммутатора 8 тактовых сигналов с его первого входа, поступающих с входа от генератора 2. Тактовые сигналы соответ- ствуют частоте приема сигналов от источника (не показан) из линии связи. Таким образом, текущие состояния счетчика 9 соответствуют номерам принимаемых информационных разрядов. Информа- ционные разряды принимаемой последовательности данных с выхода блока 3 по 4-му входу поступают на информационный вход блока 12 памяти, на адресные входы которого подаются сигналы с выхода счетчика 9, на вход разрешения режима записи - сигнал с выхода О распределителя 20, а на тактирующий - сигнал с выхода коммутатора 8.

Режим синхронного ввода данных в блок 12 памяти продолжается до фиксации установленной границы информационного кадра первым дешифратором 13. Дешифратор 13, воспринимая по первым входам сигналы от счетчика, настряи- |Вается на прием определенного числа информационных разрядов, составляющих один информационный кадр. Число разрядов в кадре не должно превышать

информационную емкость блока 1Z памяти. По второму входу на дешифратор 13 подается разрешающий сигнал от элемента ИЛИ 15, так как в данном режиме на один из его входов подан сигнал 1 с выхода О распределителя 20 (Сигнал от дешифратора 13 через первый элемент И 18, на который по второму входу подан сигнал выхода О распределителя 20, поступает через выход 5f на вход 6т второго канала, обеспечивая перевод распределителя 20 второго канала в начальное состояние (аналогично сигналом с выхода 5 , поступающим через вход 6, на первый вход распределителя 20, приводится в на- ча. тьное состояние первый канал при завершении приема информационного кадра во втором канале).

Сигнал от дешифратора 13 через элемент ИЛИ 16 поступает на второй (счетный) вход распределителя 20. Так как на третий вход распределителя 20 подан разрешающий сигнал с 4-го выхода, по сигналу от элемента ИЛИ 16 распределитель 20 переключается в очередную позицию, формируя сигнал 1 на 1-м выходе. Переводом распределителя 20 в позицию 1 завершается режим ввода информации в первый канал, но одновременно начинается ввод информации во второй канал.

Первый канал устанавливается в режим подготовки, а затем вывода принятой и хранимой в нем информации, В позиции 1 распределителя 20 сигнал с выхода 6 поступает на первый вход формирователя 6. Через элементы ИЛИ 25 и И 26 поступивший сигнал подается на выход Запуск линейного блока. Приемник информации (не показан) должен отреагировать на полученный сигнал Запуск вьщачей сигнала Разрешение, который поступает на оба канала. В канале, подготовившем информацию, распределитель 20 оказывается установленным в позицию 1. Поэтому в нем образуется сигнал на выходе второго элемента И 19. Этим сигналом через элементы ИШ1 16 распределитель 20 переводится в позицию 2, чем снимается вьщанный ранее сигнал Запуск. Одновременно разрешается считывание данных с блока 12 памяти, причем счетчик 9 оказывается установленным в начальное состояние сигналом от элемента ИЛИ 17, повторяющим сигналы элемента ИЛИ 16.

Скорость вьшода информации определяется частотой ситиачоп с второго вы ходл генератора 2, проходящих через 2-и вход и коммутатор 8 ил входы счетчика 9 блока 12 памяти. Скорость вывода данных устанавливаетс;я с учетом быстродействия приемника информации.

Порядок следован 1я выводимых ин- формационнр гх ра: рядов идентичен установленному раяее в режи ме ввода, так как в режиме вывода используется тот же счетчик 9, предварительно установленный в началь}юе состояние. Инфор- нация считывается из блок; 12 памяти и через выход 1 (1 ли 1-, для второго канала) поступает на формироратель 5. Формирователь 5 представляет собой коьшутатор, пропускающий на выгчод ин- формацию с входов 1,, 2, Ц или 2,, при поступлении сигнала на один из соответствующих информационных входов 3,, 4,, 3 или 4 2 управления. В рассматриваемом режиме на вход формиро- вателя 5 подается управляющий сигнал по входу 3, так как распределитель 20 первого канала установлен в гкти- цию 2. Поэтому на пыхол Информация линейного блока постуггает 1;нфор- мация, считываемая с блока 12 памяти ,и поступающая на формирователь iio входу 1 . Для синхронизации ввода информации в приемник должны использоваться сигналы генератора 2, причем начало приема опр(;д,еляется по снятию сигнсчла Запуск.

После вывода всех разрядов информационного кадра но си1-цалу от т;ешиф ратора 13 (его работа разрешается сигналом с выхода 2 распределителя 20, прошедшим через элемент ILTDI 15) через элемент ШИ 16 распределитель 20 nepeBo/uiTCH в позицию 3. На позиции 3 распре;;илителя 20 в приемник (не показан) вводятся данны от регистра 11, идентифицирующие размещение синхронизирующего кода в пределах уже введенного информационного кадра. С помощью мультиплексора 10 параллельный код регистра 11, поступающий на вторые входы мультиплексора 10, преобразуется в последовательный синхронно с поступлением адресны сигналов с выхода счетчика 9 на первые входы мультиплексора 10, На разрешающий вход мультиплексора 10 поступает сигнал с выхода 3 распределителя 20. 11оследовательнь й код от

0 5 0 5

0

0

5

мультиплексора 10 через выход 2 поступает на вход формирователя 5, который пропускает его на вьсхсщ Информация, так как на управляющий вход 5 подан сигнал с выхода 4 .

Порядок в.1дачи кода регистра 1 1 задается счетчиком 9, предварительно установленным в начальное состояние сигналом от элемента ИЛИ 17. Второй дешифратор 14 фиксирует завершение вывода кода от рег истра 11, используя для этого кодовые сигналы, поступающие на его первые входы от счетчика 9 (так, если блок 12 рассчитан на ввод-вывод 256 бит, регистр 11 содержит 8 разрядов, а дешифратор 14 должен фиксировать кодовую комбинацию, соответствующую вводу в счетчик 9 восьми тактовых сигналов) . В рассматриваемом режиме работа дешифратора 14 разрешается сигналом 1, поступающим на его второй вход с 3-го выхода распределителя 20. Сигналом с выхода дешифратора 14, прошедшим через элемент ИПИ 16, распределитель 20 переводится в позицию 4. Сигнал с 4-го выхода распре- делич еля 20 подается на его третий вход, бтгокирун дальнейшую работу, а счетчик 9 сиг налом от элемента liTlH 17 удерживается в начальном состоянии. На этом цикл ввода-вывода данных в первом канале завершается, и он переводится в режим ожидания сигнала по входу 6 (с выхода 5 7. приемника 7), определяющего завершение цикла ввода информационного кадра в приемник 7.

Отмеченная попеременная работа обоих каналов линейного блока продолжается, пока не будет зафиксировано отсутствие в данных, принимаемых из линий связи, синхронизирующего кода в течение времени, превышающего установленный порог. Временный порог ожидания синхронизирующего кода задается таймером 24, входящим в состав форм фователя 6. Таймер устанавливается в начальное состояние каждым сигналом компаратора 23, фиксирующим прием синхронизирующего кода. В паузах между поступлением сигналов от компаратора 23 таймер подсчитьшает сигналы от генератора 2. При появлении сигнала на выходе таймера блокируется работа элемента И 26 и, следовательно, формирование пусковых сигналов - линейный блок переводится в режим ожидания приема очередного

.-

синхронизирующего кода. Перестройкой временного порога таймера 24 обеспечивается адаптация линейного блока к aлгopит гy передачи информации в конкретной системе телемеханики.

В линейном блоке обеспечивается автоматическое расчленение поступающих из линии связи данных на унифицированные информационные кадры с идентификацией места размещения в них синхронизирующих посыпок и последующий ввод информации в приемник. Это позволяет осуществить прием информации от систем телемеханики с разной

структурой информационных посылок, I Формула изобретения

25

ю15

2030354045д

входом регистра адреса каждого приемника информационного сигнала и вторым входом второго формирователя импульса, третий и четвертый входы которого соединены с третьими выходами распределителей соответственно первого и второго приемников информационного сигнала, в которых выход каждого ком- м татора подключен к первому входу счетчика и второму входу блока памяти, выходы счетчика соединены с соответствующими информационными входами мультиплексора, регистра адреса, блока памяти и дешифраторов, выходы регистра адреса подключены к соответствующим адресным входам мультиплексора, выходы первого и второго дешифраторов соединены соответственно с первым и вторым входами первого элемента РШИ, вьсход которого подключен к первым входам второго элемента ИЛИ и распределителя, четвертый выход которого соединен с первыми входами первого элемента И третьего элемента ИЛИ, вторыми входами коммутатора и регистра адреса, третьим входом блока памяти, пятый выход распределителя подключен к своему второму входу и второму входу второго элемента ИЛИ, выход третьего элемента ИЛИ соединен с входом второго дешифратора, выход которого подключен к второму входу первого элемента И, выход второго элемента И соединен с третьим входом первого элемента ИЛИ, второй выход распределителя подключен к второму входу третьего элемента ИЛИ, первый выход распредеглителя соединен с входом мультиплексора, выход второго элемента ИЛИ подключен к второму входу счетчика, третий выход распределителя соединен с первым входом второго элемента И, второй вход которого в каждом приемнике информационного сигнала является вторьм входом узла, выходы блока памяти, мультиплексора и первый и второй выходы распределителя второго приемника информационного сигнала подключены к третьему, четвертому, пятому и шестому входам первого формирователя импульса соответственно, выходы блока памяти и мультиплексора первого приемника информационного сигнала соединены с седьмым и восьмым входами первого формирователя импульса соответственно, выходы первых элементов И первого и второго приемников информационного сигнала подключены к третьим входам распределителей соответственно второго и первого приемников информационного сигнала, третьи входы коммутаторов которых соединены с вторым вькодом генератора, выходы второго и первого формирователей импульса являются соответственно первым и вторым выходами узла.

входом компаратора, второй вход которого соединен с выходом задатчика синхронизирующего кода, выход компаратора является выходом детектора.

входы которого являются соответственно первым и вторым входами формирователя, выход таймера соединен с пер- вым входом элемента И, выход которого является выходом формирователя, второй вход элемента И соединен с выходом элемента ИЛИ, первый и второй входы которого являются соответственно третьим и четвертым входами формирователя.