Вычислительное устройство для реализации логических функций Советский патент 1986 года по МПК G05B19/02 

1269130

диагностики, регистр 17 диагностики, элемент 18 четности, схемы 19-22 сравнения. Устройство позволяет автоматизировать процесс установки блоков устройства и исполнительных механизмов объекта управления в исходное

состояние, диагностику функционирования блоков и всего устройства, а также позволяет сократить продолжительность цикла управления за счет сокращения количества формируемых адресов. 1 ил.

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в различных системах автоматического управления, где решается задача логического управления технологическими .агрегатами и установками по заданной программе или в соответствии со значениями логических функций, характеризующих состояние управляемого объекта. Цель изобретения - повышение быстродействия и достоверности функционирования. Устройство содержит компаратор 1, формирователь 2 импульсов, блок 3 управления, блок 4 памяти команд, регистр 5 команд, дешифратор 6 кода операций, память 7, контрольную память 8, таймер 9, контс S рольный счетчик 10, мультиплексор 11, арифметико-логический блок 12, (Л триггер 13 обнуления, коммутатор 14, блок 15 ввода-вывода, дешифратор 16

1

Изобретение относится к автоматике и вычислительной технике и может быть использовано в различных системах автоматического управления, где решается задача логического управления технологическими агрегатами и установками по заданной программе , или в соответствии со значениями логических функций, характеризующих состояние управляемого объекта.

Цель изобретения - повышение быстродействия и достоверности функционирования.

На чертеже представлена схема уст ройства.

Устройство содержит компаратор 1, формирователь 2 импульсов, блок 3 управления, блок 4 памяти команд, ре гистр 5 команд, дешифратор 6 кода операций, память 7, контрольную память 8, таймер 9, контрольный счетчик 10, мультиплексор 11, арифметико-логический блок 12, триггер 13 обнуления, коммутатор 14, блок 15 ввода - вьгоода, дешифратор 16 диагностики, регистр 17 диагностики, элемент 18 четности, схемы 19-22 сравнения, вход 23 разрешения обмена информационный вход 24, информационный выход 25, выход 26 адреса объекта управления, выходы 27 индикации неисправности.

Блок 3 управления содержит счетчик 28 команд, генератор 29 тактовых импульсов, элементы И 30-33, элементы ИЛИ 34-35, триггер 36 и элемент НЕ 37.

Таймер 9 содержит триггер 38 запуска, регистр 39, счетчик 40 и элементы И 41-43.

Блок 15 ввода-вывода содержит триггеры 44-46, регистр 47 адреса, элемент ИЛИ 48 и элементы И 49-51.

Кроме того, устройство содержит вход 52 логических условий и шину 53 питания.

Устройство работает следующим образом.

После включения питания и достижения им уровня, заданного на компараторе 1, последний запускает формирователь 2 импульсов. Выходной импульс формирователя 2 устанавливает в нулевое состояние в блоке 3 управления счетчик 28 команд и генератор 29 тактовых импульсов, в таймере 9 - триггер 38 запуска и счетчик 40, а также регистр 5 команд, контрольный счетчик 10 и регистр 17 диагностики устройства. По окончании этого импульса триггер 13 обнуления устанавливается в единичное состояние и сигналом со своего прямого выхода переводит коммутатор 14 в состояние передачи нулевой информации со своего инверсного выхода.

Под действием импульсов фаз чтения генератора 29 тактовых импульсов счетчик 28 команд формирует на соответствующем выходе блока 3 управления последовательность адресов ячеек блока 4 памяти путем добавления единицы к текущему адресу (номеру команды). Считанная информация из блока 4 памяти заносится в регистр 5 команд.

Формат командного слова, заносимого в регистр 5 команд, содержит поля операндов, операторов, инверсии и адресов.

Операнд характеризует тип переменной, которая должна быть обработана В устройстве приняты следующие операнды: X - ввод; У - вывод; Н - накопитель; Т - таймер; М - мантисса; Ппереход; N - отсутствие операции; КЦ - конец цикла. 3 . Оператор указывает на действие, которое должно быть выполнено над операндами. Операнды соединяются один с другим следующими операндами : - начало предложения; - указание; + - дизъюнкция; , конъюнкция, При наличии признака инверсии / переменная инвертируется. Все входные и выходные переменные являются сигналами от датчиков состояния обо рудования, исполнительных механизмо объекта управления (ОУ). Части командного слова, включающие операнды, операторы и инверсию дешифрируются дешифратором 6 кода операции, а адресная часть поступает на памяти 7 и 8, регистр 39 тайм ра 9, мультиплексор 11, регистр 47 адреса блока 15 ввода-вывода, элемент 18 четности и дешифратор 16 ди агностики. При наличии на входе 23 устройства сигнала Готовность от ОУ, посту пающего на соответствующий вход блока 15 ввода-вывода, и при наличии на других входах блока 15 ввода-вывода соответственно операнда У и сигнала Запись нулевая информация с выхода коммутатора 14 через вторые информационные вход и выход блока 15 ввода- вьшода и выход 25 устройства передается адресным исполнительным механиз мам, устанавливая их в исходное состояние. В блоке 15 ввода-вьшода сигнал Готовность поступает на информационньй вход триггера 44, а операнд У через злементы ГЛИ 48 и И 49 по тактам фазы выполнения генератора 29 г поступает на синхронизирующий вход этого же триггера. Триггер 44 при этом устанавливается в единичное сос тояние. По сигналу с выхода триггера 44 вначале происходит занесение адресной части командного слова в регистр 47 и выдача ее на адресный выход 26 блока, а затем прохождение управляющего сигнала Запись на син хронизирующий вход триггера 45. По этому сигналу нулевая информация с информационного входа блока 15 ввода вывода заносится в триггер 45, а с него на второй информационный выход блока. Управляющий сигнал Запись формируется в блоке 3 управления на выходе элемента И 32 под действием импульсов фазы выполнения генератора 304 29 и по единичному сигналу с прямого выхода триггера 13 обнуления, поступающего через элемент Iinii 35. При установлении операнда И по сигналу Запись происходит обнуление ячеек памяти 7 путем занесения в них нулевой информации с выхода коммутатора 14. При установке операнда КЦ триггер 13 обнуления устанавливается в нулевое состояние и коммутатор 14 переводится в режим передачи информации с выхода блока 12. При этом работа устройства по обнулению блока и установке в исходное состояние как элементов устройства, так и исполнительных механизмов ОУ заканчивается. После этого устройство переходит к выполнению рабочей программы. При наличии сигнала Готовность, операнда X и управляющего сигнала Чтение информация от ОУ через первые информационные вход и выход блока 15 ввода-вывода поступает в мультиплексор 11, ас него заносится в блок 12. В блоке 15 ввода-вывода сигнал Готовность и операнд X устанавливают триггер 44 в единичное состояние, по сигналу с выхода которого происходит занесение адресной части командного слова в регистр 47 и выда- ча ее на адресный выход блока, а затем прохождение сигнала Чтение через элемент И 51 на синхровход тригггера 46. По этому сигналу происходит занесение информации информационного входа 24 устройства в триггер 46, которая затем поступает на первый информационный выход блока. Управляющий сигнал Чтение формируется в блоке 3 управления на выходе элемента И 33 под действием импульсов фазы выполнения генератора 29 и при наличии сигнала логической единицы с выхода элемента НЕ 37 при отсутствии оператора - указания на входе элемента ИЛИ 35. При установлении на входе кода операции блока 12 сигналов : начала предложения, + дизъюнкции или . конъюкции в него заносится информация с выхода мультиплексора 11 в прямом коде. При установлении этих сигналов и признака инверсии информация в блок 12 заносится в инверсном коде. При наличии операнда И и операторов : начала предложения дизъюнкции или . конъюкции информа51ция считывается из памяти 7. Считанная информация с выхода памяти 7 через мультиплексор 11 поступает в блок 12, При наличии оператора указания информация с выхода блока 12 через коммутатор 14 записывается в память 7. . Обращение к таймеру 9 осуществляется с помощью операнда Т, а установ ка выдержки времени на нем - операндом М.. Логические условия занесения операнда М в таймер 9 имеют вид : М Т. Указанные условия занесения выпол няются последовательно. Вначале выполняется условие:М. При этом адресная часть командного слова в виде мантиссы заносится в регистр 39 по сигналу Чтение. Затем выполняется условие Т. При этом информация с выхода регистра 39 при совпадении на входах элемента И 43 сигналов Запись, Т и сигнала с инверсного выхода, триггера 38 запуска заносится в счетчик 40. Запуск таймера 9 осуществляется, если выражение на выходе блока 12 принимает единичное значение, условием запуска таймера 9 яв ляется Т. Это условие выполняется элементом И 41 при наличии сигнала Запись и единичное информации с выхода блок 12. Сигналом с выхода элемента И 41 триггер 38 запуска устанавливается в единичное состояние. При этом разрешается прохождение тактовых импульсов через элемент И 42 на счетный вход счетчика 40 и блокируется занесение в него мантиссы через элемент И 43 при циклическом сканировании программы. Сигнал результата обработки временного интервала таймера 9 с выхода счетчика 40 устанавливает в нулевое состояние триггер 38 запуска и через мультиплексор 11 поступает в блок 12 Циклическое сканирование программы осуществляется блоком 3 управлени в двух режимах: с блокированием фазы выполнения; без блокирования фазы вы полнения. В первом режиме генератор 29 формирует короткую серию тактовых УЛМ пульсов, а во втором - длинную. За время короткой серии тактовых импульсов осуществляется только фаза чтения, а за время длинной - фазы 306 чтения и выполнения очередной команды. Режим работы блока 3 управления при этом определяется операндами П или N. Операнд П позволяет блокировать или разрешать выполнение частей программы, заключенных между командами П и :П в зависимости от результата вычисления логического выражения, стоящего перед командой П. Выполнение этих условий осуществляется триггером 36 блока 3 управления. При установке указанного триггера в единичное состояние единичный потенциал с его выхода через элемент ИЛИ 34 устанавливает генератор 29 в режим формирования короткой серии импульсов, а при установке в нулевое состояние - длинной серии импульсов. Установка в единичное состояние триггера 36 осуществляется по его единичному установочному входу сигналом с выхода элемента И 31 при наличии на его входах сигналов операнда П, оператора указания и единичной информации с выхода блока 12. Установка в нулевое состояние триггера 36 осуществляется по его нулевому установочному входу сигналом с выхода элемента И 30 при наличии на его входах операнда П и оператора : начсша предложения. Операнд N через элемент ИЛИ 34 устанавливает генератор 29 в режим формирования короткой серии импульсов. В конце рабочей программы устанавливается команда КЦ, по которой счетчик 28 команд в блоке 3 управления устанавливается в исходное состояние, т.е. прекращает дальнейшее формировав ние адресов блока 4 памяти и начинает формирование последовательности адресов с нулевого адреса. В результате этого сокращается время цикла сканирования. Диагностика памяти 7 осуществляется параллельной работой с ним контрольной памяти 8. Выходная информация этих памятей сравнивается на схеме 19 сравнения. Диагностика таймера 9 осуществляется путем сравнения на схеме 20 сравсравнения значений счетчика 40 таймера и контрольного счетчика 10 устройства, paбoтaющIix по одним И тем же условиям. Диагностика блока 15 ввода-вывода при выводе информации (операнд У) 7 осуществляется путем сравнения на схеме 21 сравнения информации, подаваемой на первый информационный вход блока, с информацией, выдаваемой на выход 25 устройства, а при вводе (операнд X) - путем сравнения на схе ме 22 информации, присутствующей на входе 24 устройства, с информацией, поступающей на второй информационны иыход блока. Выходные сигналы сосхем 19-22 сравнения заносятся в выбранные дешифратором 16 aгнocтики соответствующие операндам Н, Т, У и X разряды регистра 17 диагнос ики. Работа дешифратора 16 синхронизируется импульсами генератора 29. Контроль вьщачи адресов осуществляется элементом 18 четности, строби 1 руемым триггером 44 готовности. Стро бирование- заключается в организации вьщачи элементом 18 четности контрол ного разряда в моменты осуществления операций ввода-вывода. При этом элемент 18 четности осуществляет свертку разрядов адреса по модулю 2 и вы дачи результата по контрольному раз ряду адреса на выход 26 устройства. Диагностика блока 3 управления осуществляется программным тестом, занесенным в начальные ячейки блока 4 памяти. В случае нарушения функционирова ния блока 3 управления тест формиру сигнал Отказ на выходе блока 12. Для этого сигнала вьщеляется один из адресов выходной переменной, например У, с нулевым адресом (УО). ЭтЬ сигнал с выхода блока 12 через комму татор 14 заносится в соответствующий УО разряд регистра 17 диагностики. Таким образом, устройство позволяет автоматизировать процесс установки блоков устройства и исполнительных механизмов объекта управления в исходное состояние и диагностику функционирования как блоков, так и всего устройства, а также поз воляет сократить продолжительность цикла управления за счет сокращения количества формируемых адресов. Формула изобретения Вычислительное устройство для реализации логических функций, содержащее блок управления, блок памяти команд, регистр команд, таймер, ариф метико-логический блок, блок ввода вывода, дешифратор кода операций. 1308 память и мультиплексор, причем адресный выход блока управления соединен с адресным входом блока памяти команд, выход которого соединен с информационным входом регистра команд, синхровход которого соединен с первым синхровыходом блока управления, второй и третий синхровыходы которого соединены соответственно с входом чтения блока памяти команд и с синхровходом арифметико-логического блока, выход регистра команд соединен с.входом дешифратора кода операций, с адресными входами памяти, блока ввода-вывода, с управляющим входом мультиплексора и с настроечным входом таймера, первьпй выход дешифратора кода операций соединен с синхровходом памяти, с второго nci пятый выходы дешифратора кода операций соединены соответственно с первого по четвертый управляющими входами блока управления, шестой и седьмой выходы дешифратора кода операций соединены соответственно с первым и вторым входами управления режимом таймера, восьмой и девятый выходы дешифратора кода операций соединены соответственно с входами признаков ввода и вывода блока ввода-вывода, с десятого по тринадцатый выходы дешифратора кода операций соединены соответственно с первого по четвертый входами кода операции арифметико-логического блока, первый и второй управляющие выходы блока управления соединены cqj ответственно с входами записи и чт.ения памяти, первым и вторым входами запуска таймера, с первым и вторым входами разрешения вывода и ввода блока ввода-вывода, первый и второй синхровходы которого соединены соответственно с четвертым и пятым синхровыходами блока управления, первый информационный выход блока ввода.вывода соединен с первым информационным входом мультиплексора, второй и третий информационные входы которого соединены соответственно с первым информационным выходом таймера и выходом памяти, выход мультиплексора соединен с информационным входом арифметико-логического блока, вход разрешения обмена устройства соединен с входом разрешения обмена блока ввода-вывода, первый информационный вход и второй информационный выход которого подключены соответственно к

91

входу условий устройства н к управляющему выходу устройства, третий информационный выход блока ввода-вывода подключен к выходу адреса объекта управления устройства, шестой синхровыход блока управления соединен с тактовым входом таймера, о т л и ч.ающееся тем, что, с целью пйвышения быстродействия и достоверности функционирования, оно дополнительно -содержит триггер обнуления, . коммутатор, контрольную память, контрольный счетчик, дешифратор диагностики, регистр диагностики, элемент четности, компаратор и четыре схемы сравнения, причем вход компаратора подключен к шине питания устройства, выход компаратора подключен к входам начальной установки блока управления, таймера и к входам сброса регистра команд, триггера обнуления, контрольного счетчика и регистра диагностики, выходы которого являются выходами индикации неисправности устройства, четьфнадцатый выход дешифратора кода операций соединен с пятым управлякяцим входом блока управления и с синхровходом триггера обнуления, информационный вход которого подключен к шине единичного потенциала устройства, прямой выход триггера обнуления соединен с управляющим входом коммутатора и с шестым управляющим входом блока управления, седьмой синхровыход которого соедииен с синхровходом дешифратора диаг ностики, вход дешифратора диагностики соединен с выходом регистра команд, с адресным входом контрольной памяти и с информационным входом элемента четности, стробируюций вход которого соединен с синхровыходом блока ввода-вывода, первый выход дешифратора кода операции соединен с синхровходом контрольной памяти, информационный вход которой соединен с седьмым управляющим входом блока управления, с информационными входами памяти и таймера, с первым входом первой схемы сравнения, с вторым информационным входом блока ввода-вывода, с первым информационным входом регистра диагностики и с выходом коммутатора, первый и второй информационные входы которого соединены соответственйо с инверсным выходом триггера обнуления и с выходом арифметиког-логического блока, второй ин30-10

формационный нход регистра диагностики соединен с выходом дешифратора диагностики, с третьего по шестой информационные входы регистра диагностики соединены с выходами соответственно первой, второй, третьей и четвертой схем сравнения, первый вход которой соединен с входом условий устройства, второй информационный выход блока ввода-вывода соединен с вторым входом первой схемы сравнения, второй вход четвертой схемы сравнения соединен с первым информационным выходом блока вводавывода, выход элемента четности подключен к контрольному разряду выхода адреса объекта управления, первый и второй входы третьейсхемы сравнения соединены соответственно с первым информационным выходом таймера и с выходом контрольного счетчика, информационный вход которого соединен с вторым информационным выходом таймера, первый и второй управляющие выходы которого соединены соответственно со счетным входом и входом записи контрольного счетчика, первьш и второй входы второй схемы сравнения соединены соответственно с выходами памяти и контрольной памяти, входы чтения и записи которой соединены соответственно с первым и вторым управляющими выходами блока управления, причем блок управления содержит счетчик команд, четыре элемента И, два элемента ИЛИ, триггер, элемент НЕ и генератор тактовых импульсов, с первого по седьмой выходы которого подключены соответственно к синкровыходам с первого по седьмой блока управления, восьмой выход генератора тактовых импульсов соединен со счетным входом счетчика команд, выход которого подключен к адресному выходу блока управления, вход сброса счетчика команд и вход запуска генератора тактовых импульсов подключены к входу начальной установки блока управления, вход останова и девятый выход генератора тактовых импульсов соединены соответственно с выходом первого элемента ИЛИ и с первыми входами первого и второго элементов И, выходы которых подключены соответственно к первому и второму управлякнцим выходам блока управления, выход второго элемента ИЛИ соединен с вторым входо