Преобразователь частота-код Советский патент 1989 года по МПК H03M1/60 

18

(Л

СП

ел

ел

00

Изобретение относится к вычислительной технике и может быть использовано в составе частотно-импульсных вычислительных устройств для информационно-измерительных систем, работающих с частотными датчиками. Изобретение позволяет повысить быстродействие устройства за счет того, что в устройство, содержащее генератор 11 опорной частоты, блок 12 делителей, экспоненциальные генераторы 8 и 9, ключи 4-6, блок 13 ключей, счетчик 7, компаратор 10, элементы 2,3 задержки, формирователь 1, введены блок 15 ремасштабирования, блок 14 масштабирования и регистр 16. Введение этих блоков позволяет сократить время преобразования, что, в свою очередь, позволяет расширить диапазон частот входного сигнала. 1 з.п. ф-лы, 3 ил.

Фl/гf

3150

Изобретение относится к вычислительной технике и может быть использовано в качестве входного преобразователя информа1и1и, задаваемой по- током импульсов низкой или инфраниз- кой частоты, а также в составе частотно-импульсных вычислительны устройств для информационно-измерительных систем, работающих с частотными датчиками.

Цель изобретения - повышение быстродействия и, как следствие, увеличение рабочего диапазона и уменьшение динамической погрешности.

На фиг. 1 представлена структурная схема преобразователя-, на фиг. 2 временная диаграмма, иллюстрирующая работу преобразователяi на фиг. 3 - схема блока масштабирования.

Устройство содержит формирователь 1, два элемента 2 и 3 задержки, три ключа 4-6, счетчик 7, два экспоненциальных генератора 8 и 9, цифровой компаратор 10, генератор 11 опорной частоты (ГОЧ), блок 12 делителей, блок 13 ключей, блок 14 масштабирования, блок 15 ремасштабирования и регистр 16, выходную шину 17, входную шину 18.

Блок 14 масштабирования выполнен на элементе 19 памяти и компараторе 20.

Устройство работает следующим образом.

Получение величины Np , пропорцинальной частоте F входной импульсной последовательности, осуществляется за два такта. В первом такте определяется величина Ny, пропор- циональная периоду Т частоты входного сигнала, путем подсчета импульсов калиброванной частоты, заполняющих период между двумя соседними входными импульсами. По мере формирования NT его код проходит ряд последовательных значений N. (фиг. 2). В соответствии с известны выражением Np М const по каждому значению N. выбирается значение Np. . Последняя пара значе- НИИ NT|,NTH (на фиг. 2 - N-J N, NF, N.) является начальными -шачениями для второго такта преобрзования. Во втором такте происходит гиперболическое преобразование ве- личины NT в искомую величину Np путем одновременной экспоненщ5аль- ной интерполяции вшп1чины N -j- до

0

0 5

5

значения N и величины Nj до искомой NP (момент времени t ). Момент времени t показывает период преобразования известного устройства.

Рассмотрим работу схемы устройства (фиг. 1).

Входные импульсы поступают на вход 18 формирователя 1 импульсов. По сигналу формирователя в регистр 16 из блока масштабирования поступает код значения N-,-, в экспоненциальный генератор 8 - код значения N.J. из счетчика 7, а в экспоненциальный генератор 9 - код значения Np из блока 15 ремасштабирования. Сигнал с выхода элемента 2 задержки обнуляет счетчик 7, устанавливает в блоках масштабирования и ремасштабирования начальные значения N, и NF - , а по второй группе выходов элемента 19 памяти значение N-j. , и открывает ключи 5 и 6 для прохождения с выходов блока 12 делителей соответствующих тактовых импульсов на входы экспоненциальных генераторов 8 и 9, в которых начинается экспоненциальная интерполяция. Импульс с выхода элемента 3 задержки открывает ключ 4 и на вход счетчика 7 начинают поступать импульсы калиброванной частоты. Экспоненциальная интерполяция происходит до тех пор, пока значение кода на выходе экспоненциального генератора 8 не сравняется со значением кода на -выходе регистра 16. В момент сравнения компаратор 10 вьфабатывает сигнал, который закрывает ключи 5 и 6, тем самым прекращая работу экспоненциальных генераторов, и через блок 13 ключей переносит содержимое на выходе экспоненциального генератора 9 на выход устройства.

При достижении кода в счетчике 7 величины N (N- и -т.д.) компаратор 20 выдает сигнал на установление на выходе блока 14 масштабирования значения кода NT- (N и т.д.), по второй группе выходов элемента 19 памяти - значения кода N (N и т.д.), а на выходе блока ремасштабирования - значения кода Np(Np и т.д.1.

Выбор значений N. (N р- ) зависит от величины рабочего диапазона и требуемого быстродействия. На фиг. 2 представлена следующая схема выбора

этих значений:. NT- N,N.. . N

-ом м т м ,- -/Ng ,.. ., Ny .i Ng . Соответствующие

значения для Np; составляют следуюВД1Й ряд: ,

NF, Nt

2 N

F макс t

лакс И

Np ,,,.:.-, N.. 2- N, В общем случае значения N

4

Np, могут составлять не кратный ряд, тогда блок ремасштабирования представляет собой блок памяти. При

кратных значениях N

г;

и N р. блоки 1

1

и 15 могут быть выполнены на сдвиговых регистрах с соответствующими схемами управления. Формула изобретения

с

,

9

я

, 10

15

20

второму входу первого ключа и третьим входам второго и третьего ключей соответственно, п выходов счетчика подключены к группе входов первого экспоненциального генератора соответственно, где п - разрядность счетчика, вход формирователя является входной шиной устройства, отличающийся тем, что, с целью повышения быстродействия, введены регистр, блок масштабирования и блок ремасштабирования, выходы которого соединены с группой входов второго экспоненциального генератора соответственно, первый вход подключен к выходу блока масштабирования, а второй вход объединен с первым входом блока масштабирования и подключен к выходу первого элемента задержки, 1 из п выходов счетчика, где 1 4 п подключены к группе входов блока масштабирования соответственно, группа выходов которого подключена к соответ25 ствующим информационным входам регистра, выходы которого подключены к соответствующим входам второй группы входов компаратора, а управляющий вход подключен к выходу формирователя .

35 группой входов блока, а выход подключен к первому входу элемента памяти и является выходом блока, второй вход элемента памяти является первым входом блока, первая группа выходов элемента памяти является группой выходов блока,вторая группа выходов подключена к второй группе входов компаратора.

30

40

О tot,

i t