Устройство для циклового программного управления Советский патент 1989 года по МПК G05B19/18 

9Л

9.3

(Л

Изобретение относится к устройствам автоматизации технологических процессов. Цель изобретения - повышение надежности и помехоустойчивости. Это достигается тем, что в известное устройство, содержащее последовательно соединенные элементы И 6, формирователь 7 импульсов, счетчик 8 кадровых импульсов, блок 9 памяти, выходы которого соединены с входами блока 3 сравнения и выходного блока 4, а также блок 5 таймеров, датчики 1 и исполнительные механизмы 2 объекта управления, вход которого соединен с выходом выходного блока 4, шину 19 "Пуск", соединенную с входом блока 5 таймеров, введены счетчик 13 адресных импульсов, счетчик 16 числа включенных входных сигналов, счетчик 17 общего числа входных сигналов, элемент И-НЕ 14, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 15, трехвходовый элемент И 18, коммутатор 10 входных сигналов, коммутатор 11 сигналов блока 9 памяти и генератор 12 тактовых импульсов. Устройство обеспечивает надежный контроль работы датчиков 1 и исполнительных механизмов 2 в соответствии с простой программой, задаваемой в блоке 9 памяти. Устройство обеспечивает также программное задание временных интервалов технологических процессов. 6 ил.

12

13

1Гцт(9

/д

З

16

СП

О СХ)

со

со

-15

17

/8

Сиг.

. 1508

мяти, выходы которого соединены с входами блока 3 сравнения и выходно- го блока 4, а также блок 5 таймеров, датчики 1 и исполнительные механиз- мы 2 объекта управления, входы которых соединены с выходами выходного блока 4, шину J9 Пуск, соединенную с входом блока 5 таймеров, введены счетчик 13 адреснь}х импульсов, счет- чик 16 числа включенных входных сигналов, счетчик 17 общего числа входных сигналов, элемент И-НЕ 14, элеИзобретение относится к вычислительной технике, в частности к автоматизации технологических процессов, и может быть использовано при создании цикловых систем зшравления технологическим оборудованием различного назначения.

Цель изобретения - повышение на- дежности и помехоустойчивости.

На фиг.1 приведена электрическая функциональная схема устройства; на фиг.2 - электрическая принципиальная схема блока сравнения; на фиг.З - электрическая принципиальная схема выходного блока; на фиг.4 - электрическая принципиальная схема блока памяти; на фиг.5 - электрическая принципиальная схема блока таймеров; на фиг.6 - электрическая принципиальная схема коммутатора входных сигналов.

Устройство содержит (фиг.1) датчики 1 и исполнительные механизмы 2 .объекта управления (не показан), блок 3 сравнения, выходной блок 4, блок 5 таймеров, элемент И 6, формирователь 7 импульсов, счетчик 8 кадровых импульсов, блок 9 памяти, коммутатор Ю входньк сигналов, коммутатор 11 сигналов блока памяти, генератор 12 так- товьпс Импульсов, счетчик 13 адресньк импульсов , элемент И-НЕ 14, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 15, счетчик 16 числа

включенных входньк сигналов, счетчик 17 общего числа входных сигналов, трехвходовый элемент И 18 и шину 19 Пуск.

Блок 3 сравнения предназначен для сравнения кодов с выхода счетчика 16 числа включенных входных сигналов и с выхода блока 9 памяти (фиг.2) и состоит из двух цифровых компаратомент ИСКПЮЧМЭЦЕЕ ИЛИ 15, -трехвходо- вый элемент И 18, коммутатор 1C входных сигналов, коммутатор 11 сигналов блока 9 памяти и генератор 12 такто- вьк импульсов. Устройство обеспечивает надежный контроль работы датчиков 1 и исполнительных механизмов 2 в соответствии с простой программой, задаваемой в блоке 9 памяти. Устройство обеспечивает также программное задание временных интервалов технологических процессов. 6 ил.

0

5

0

0

0

5

ров 20 и 21. Блок 3 сравнивает два пятиразрядных числа и вьщает сигнал равенства (могут быть применены, например, компараторы К561Ш12)..

Выходной блок 4 служит для установки и усиления команд управления (фиг.З) и выполнен в виде одинаковых каналов управления, каждый из которых состоит из элемента И 22, элемента ЗАПРЕ.Т 23, триггера 24 и усилителя 25.

Блок 5 таймеров задает временные интервалы работы исполнительньк механизмов (например, при использовании в гальванических линиях), а также контролирует длительность каждого кадра программы и выдачи команды на останов программы. Блок 5 таймеров состоит из таймеров 5.1-5.4 и триггера 26. Каждый таймер вьшолнен в виде элемента И 27, генератора 28 временных импульсов, триггера 29 и счетчика 30 временных импульсов (фиг.4).

Элемент И 6 предназначен для управления формирователем 7 импульсов, выполненным в виде одновибратора.

Счетчик 8 служит дпя задания кода кадра для управления блоком 9 памяти . Счетчик 8 может быть выполнен на двух микросхемах К561ИЕ10 с получением на выходе пятиразрядного двоичного кода.

Блок 9 памяти задает программу работы и- содержит элементы 31-39 памяти. Блок памяти может быть реализован на микросхемах с пережигаемыми перемычками К155РЕЗ. На каждом кадре блок 9 памяти выдает 72-разрядное слово, (фиг.5). В данном случае используется 69 разрядов.

Коммутатор 10 (фиг.6) предназначен для последовательной коммутации сигналов на входах элементов 14 и 15

515081

с датчиков 1, с выходов выходного блока, с выходов блока таймеров. Коммутатор состоит из элементов НЕ 40 и 41 и мультиплексоров 42 и 43.

Коммутатор 41 последовательно коммутирует сигналы блока 9 памяти на вход элементов 14 и 15 и по структу- . ре аналогичен коммутатору 10,

Генератор 12 тактовых импульсов и tO счетчик 13 адресных импульсов служат для управления коммутаторами 10 и 11, трехвходовым элементом И 18, а также для синхронизации счетчиков 16 и 17. Снетчик 13 адресных импульсов 15 считает импульсы (до 33) и выдает коды адреса на коммутаторы 10 и 11 в двоичном коде.

Элемент 14 предназначен для определения включенных входных сигналов, 20 элемент 15 - дпя контроля включения входных сигналов по программе.

Счетчик 16 считает включенные входные сигналы, счетчик 17 - общее количество входных сигналов. Сигналы 25 с выхода счетчика 16 поступают на вход блока 3 сравнения в двоичном коде. Сигнал с выхода счетчика 17 появляется при счете-до 32.

Элемент 18 предназначен для выда- 30 чи разрешающего сигнала для установки исполнительных механизмов и таймеров .

Устройство работает следующим образом,

При поступлении команды Пуск на шину 19 счетчик 8 обнуляется и на вход коммутатора поступает сигнал Пуск. На выходе блока 9 памяти появляется программа нулевого кйдра. 40 Генератор 12 постоянно-выдает на вход счетчика 13 тактовые импульсы. С выхода счетчика 13 коды адреса поступают иа -адресные входы коммутаторов 10 и II. . Коммутатор 10 последова- дЗ тельно коммутирует выходы с датчиков I, команду Пуск, выходы выходного блока 4, выходы блока 5 таймеров на входах элементов 14 и 15.

Одновременно коммутатор 1I после- 50 овательно коммутирует выходные сигалы блока 9 памяти на входах элеентов 14 и 15. Общее количество входных сигналов 32 (количество датиков вместе с командой Пуск 20, 55 оличество выходов выходного блока 4, авных 8,количество таймеров блока 5 аймеров 4).Коммутатор 1 1 коммутирует акже 32 разряда программы кадра.

Элемент 14 срабатывает, когда на входы поступают одновременно единичные сигналы, а счетчик 16 считает включенные входные сигналы коммутатора 1 в соответствии с программой с выхода блока 9 памяти. Элемент 15 срабатывает, когда на входы поступают одновременно или единичные сигналы, ипи нулевые сигналы, а счетчик 17 на каждом цикле опроса коммутаторов 10 и 1 при соответствии входных сигналов коммутатора 10 программа считает одинаковое количество имйульсов (32). При этом на выходе счетчика 17 появляется сигнал, поступающий на вход элемента 18. Если содержание счетчика 16 в цикле опроса счетчиком 13, коммутаторов 10 и 11 совпадает с кодом выхода блока 9 памяти, то на выходе .блока 3 сравнения появляется сигнал равенства. При появлении на выходе счетчика.13 последнего кода срабатывает трехвходовый элемент И 18, На выходе элемента И 18 появляется разрешающий сигнал на включение исполнительных механизмов и таймеров в соответствии с кодом с выхода блока 9 памяти. Если на соответствующий канал выходного блока 4 с выхода блока 9 памяти поступает сигнал 1, то разрещающий сигнал с выхода элемента И 18 включает триггер 24 и через усилитель 25 исполнительнь:й механизм. С выхода триггера 24 сигнал поступает также на вход коммутатора 10 для контроля на следующем кадре цикла. После установки каналов выходного блока 4 и таймеров 5 счетчик 13 включает фop iиpoвaтeль 7 через элемент И 6 и сбрасывает содержимое счетчиков 16 и 17. Формирователь 7 после окончания импульса увеличивает на единицу содержимое счетчика 8. На выходе блока 9 памяти появляется программа следующего кадра, и дальнейший цикл работы происходит аналогично описанному. Обнуление счетчиков 16 и 17 происходит после каждого цикла работь счетчика 13.

На каждом кадре цикла таймер 5.1 используется для контроля длительности каждого кадра. В счетчике 30 разрешающим сигналом с выхода элемента И 27 (вход SE - разращение на установку счетчика) устанавливается код с выхода блока 9 памяти, пропорциональный длительности последующего кадра программы. Генератор 28 временых импульсов постоянно вьодает им ульсы на вход счета счетчика 30 ременных импульсов. Если длительость кадра превысит длительность, задаваемую программно (что соответствует аварийной ситуации), с выхода счетчика 30 появляется сигнал, кото- , рьй включает триггер 26. Сигнал с выхода триггера включает сигнализа- ю

цию. Этот же сцгнал, поступив на вход коммутатора 10, останавливает появление следующего кадра. Если смена кадра произошла раньше, чем появление сигнала на выходе счетчика 30 15 (что соответствует нормальной работе устройства), то на счетчике 30 происходит следующая установка кода и счет времени возобновл-чется (начинается снова). Счетчик 30 работает в режиме 20 вычитания. Если длительность кадра, определяемая опытным путем, -равна t,, а период следования импульсов генератора 28 временных импульсов равен t,, то на счетчике 30 должно устанав-25 ливаться число большее, чем t,/t.

Таймеры 5.2-5.4 используются для задания длительности технологических процессов устройства. Выходы тригге-. ров 29 каждого из таймеров 5.2-5.4. 30 подключены к входам коммутатора 10, что обеспечивает контроль таймеров в

о

соответствии с программой. После обработки всех кадров цикла устройство автоматически переходит к нулевому 35 кадру последующего цикла.

Изменение программы производится перепрограммированием блока 9 памяти.

Элементы 14 и 15, счетчики 16 и 17 позволяют проводить двойной контроль 40 входных сигналов перед переходом на следующий кадр, .

Таким образом, использование изобретения позволяет повысить надежность и помехоустойчивость устройства для 45 циклового программного управления. Кроме того, устройство обеспечивает простоту программирования без состав- . ления логических функций или релейно- контактных схем.5Q

Формула изобретения

Устройство для циклового программного управления, содержащее прследо- 55 вательно соединенные элементы И, фор-, мирователь импульсов, счетчик кадровых импульсов, блок памяти, выходы которого соединены с входами блока

сравнения и выходного блока, а также блок таймеров, датчики и исполнительные механизмы объекта управления, входы которых соединены с выходами выходного блока, шину Пуск, соединенную с входом блока таймеров, о т - лич ающееся тем, что, с целью повышения надежности и помехоустойчивости, в него введены счетчик адресных импульсов, счетчик числа включенных входных сигналов, счетчик общего числа входных сигналов, зле- мент И-НЕ, элемент.ИСКЛЮЧАЮЩЕЕ ИЛИ, трехвходовьш элемент И, коммутатор

входных сигналов, коммутатор сигналов блока памяти, генератор тактовых импульсов, соединенный с входом счетчика адресных импульсов, адресный выход которого соединен с адресными входами коммутатора входньпс сигналов и коммутатора сигналов блока памяти, а второй выход - с первым входом зле мента И, второй вход которого, первы вход блока таймеров и первый вход выходного блока соединены с выходом Iтрехвходового элемента И, первый вхо которого соединен с выходом блока сравнения, второй вход - с выходом счетчика общего числа входньш сигналов, а третий вход - с входами синхронизации счетчиков числа включенных входных сигналов и счетчика общего числа входных сигналов и с вторым выходом счетчика адресных импульсов, входы счета . счетчиков , числа включенных входных сигналов и счетчика общего числа входных сигналов соеди- Heiai соотв.етственно с выходами элементов И-НЕ и ИСКЛЮЧАЮЩЕЕ, ИЛИ, первые входы которых соединены с выходом коммутатора сигналов блока памяти, а вторые входы - с выходом.коммутатора входных сигналов, второй вход которого соединен с выходами датчиков, третий вход - с шиной Пуск и входом Сброс счетчика кадровых импульсов, четвертый вход - с

выходом выходного блока, а пятый I

вход - с выходом блока таймеров, второй вход которого соединен с выходом выдачи кода задания временных интервалов блока памяти, третий вход - с- выходом кода включения исполнительных механизмов блока памяти, выход кода опроса которого соединен с вторым входом коммутатора сигналов блока памяти, выход кода числа включен9150819310

ных входных сигналов соединен с вхо- торого соединен со счетчиком числа дом блока сравнения, второй вход ко- включенных входных сигналов.

« S

41

tl

esNi

S

iiS

I

S;

v-e;

фиг. 2

«

r- -

7

tJL,.З

l

Фиг. 6