Цифровой измеритель напряжения Советский патент 1989 года по МПК G01R19/25 

СП

ф

С

Изобретение относи1ся к измерительной технике и может быть использовано в устройствах для измерения изменяющихся в широко.м диапазоне не- личин, например напряжений„

Цель изобретения - повьпсение точности измерения о

На фиг, 1 представлена структурная схема устройства; на фиг 2 - пример реализации блока управления; на фиг. 3 - временная диaгpaм Ja цик- ла измерения блока управления для случая, двух измерений входной величины и -4,

Устройство (фиг, I) содержит коммутатор 1, блок 2 управления, аналоговую память 3, аналого-цифровой преобразователь 4 сумматор 5, первый регистр 6, постоянную память (ПЗУ) 7, делитель 8, элемент 9 задержки, второй регистр 10, причем первый вход коммутатора 1 соединен с входом устройства, первый выход коммутатора 1 соединен с информаци- онным входом аналого-цифрового преобразователя 4 (АЦП), второй вход-выхо коммутатора 1 соединен с аналоговой памятью 3, .а первьш к второй управляющие входы соединены с первым и вт рым выходами блока 2 управления„ Управляющий выход АЦП 4 соединен с первым управляющим входом блока 2 управления, третий выход которого соединен с управляюЕцим входом АЦП 4, информационные выходы которого соединены с информационными входами сумматора 5 и первого регистра 6, информационные выходы которого соединены с адресными входами постоянной памяти 7, информатдионные выходы которой соединены с вторыми управляющими входами блока 2 управления и с вторыми информационными входами делителя 8, первые информационные вхо- ды которого связаны с информационными выходами сумматора 5. Информационные выходы делителя 8 соединены с информационными входами регистра 10 Четвертый выход блока 2 управления соединен с первым управляющим входом сумматора 5 и первого регистра 6. Пятый выход блока 2 управления соединен с вторым управляюпшм входо сумматора 5, Шестой выход блока 2 управления соединен с управляющим входом делителя 8 я через элемент 9 задержки с управляюпшм входом второго регистра 10. Цифровой измерите

5 0 5 о Q

5

напряжения работает следующим образом.

В начале цикла измерения по сигналам с первого и второго выходов блока 2 управления через коммутатор производится обнуление аналоговой памяти 3 и затем запись величины входного сигнала Ъ в аналоговую память 3 на время цикла измерения. После этого в течение цикла измерения на вход аналого-цифрового преобразователя 4 подается сигнал DX с вьгхода аналоговой памяти 3 через коммутатор I .

При измерениях на третьем выходе блока 2 управления сформируется последовательность из N+1 сигналов начала преобразования АЦП 4. Работа блока 2 управления синхронизируется сигналами Конец преобразования с второго выхода АЦП 4. Результаты первого измерения, по сигналу с четвертого выхода блока 2 управления фиксируются в регистре 6, Одновременно обнуляется сумматор 5. Код, записанный в регистр 6, определяет поддиапазон изменения входной величины и. В постоянной памяти 7 выбирается число N измерений, необходимых для обеспечения заданной точтюс- ти измерения в данном поддиапазоне. Затем 3 блоке 2 управления вырабатываются остальные N сигналов начала преобразования АЦП 4.

Результаты каждого из N измерений накапливаются в сумматоре 5 по управляющим сигналам с . с выхода блока 2 управления. После окончания N измерений и .суммирования результатов вырабатывается сигнал на шестом выходе блока 2 управления, разрешающий деление суммы измеренных величин на число N в делителе 8. По сигналу с выхода элемента 9 задержки окончательньй результат одного цикла измерения фиксируется в регистре 0.

Блок управления (фиг. 2) содержит генератор 11, двоичньй счетчик 12 и шифратор 13, одновибратор 14, кото- рьй формирует короткий импульс по фронту входного сигнала, одновибратор 15, который формирует короткий импульс по фронту сигнала Конец преобразования АЦП 4, триггер 16, элемент ИЛИ 17,триггер 18, элементы И 19, элемент 20 задержки, который осуществляет задержку и тульса на

время большее, чем длительность импульса на выходе одновибратора 15j триггер 21, элемент И 22 элемент за держки 23, который осуществляет задержку импульса на время, большее чем длительность переходных процессов при переключении триггера 21 из состояния лог, 1 в состояние лог, О, элемент И 24 двоичный счетчик 25, элемент сравнения кодов 26, элемент задержки 27, который осуществляет задержку импульса на время, большее чем длительность переходных процессов в сумматоре 5.

Длительность задержки элемента 9 больше, чем время, необходимое на .вьтолнение операции деления делителем 8.

В регистре 6 фиксируется старшие разряды выходного кода АЦП 4, определяющие поддиапазон измерения входной величины Uj,, Например, если диапазон измерения входной величины и в зависимости от требуемой точности .измерения разделен на 8 поддиапазонов, то в этом случае в регистре 6 необходимо зафиксировать 3 старпшх разряда двоичного кода с выхода А1Щ 4. В этом случае ПЗУ 7 представляет собой 8-адресное запоминающее устройство, в ячейки которого по соответствующим адресам записаны двоичные коды числа N, N 5; , где - минимальное число необходи- мых измерений для обеспечения заданной точности измерений в данном диапазоне.

Для расчета требуемого числа измерений N из условия обеспечения заданной абсолютной погрешности измерения Л (при заданной относительной погрешности прибора приведенной к шкале прибора и) вводятся следующие допущения:

отсутствует систематическая погрешность;

случайная погрешность измерения имеет нормальный закон распределения, что является основанием для примене- ,ния правила 36 ,

Тогда величина.абсолютной погрешности имеет нормальный закон распре- деления с параметрами: in,0 (в силу допущения 1) (1а)

G (в силу допущения 2) (2а),

11699

где Пд - математическое ожидание Д; Сд - среднее квадратическое отклонение а с

В результате многократ юго измерения получаем случайную величину (R-Rgi ) S, имею1тгуто нормальный закон распределения с параметрамг

1Т1.0 (в силу форматы (1а));

°G u

Ga -- (в силу фс;рмулы (2а)) S

к - - где R(c,i- истинное значение;

R - среднее арифметическое зна- 15чение„

. Тогда погрешность многократного измерения в силу допущения 2 равна:

CS G fifwjn)

ДК qs и должна быть & , где

20 & - допустимая абсолютная погрешность измерения

v (о1 u;

() Тоо%

25 Например, при значении суммарной

относительной погрешности устройства, приведенной к шкале ,1%, в диапазоне изменения входной величины напряжения и у от О до 65536 (для п.-ед30 ставления в двоичном коде необходимо 6 разрядов) и заданной допустимой абсолютной погрешности (смо табЛс.), значения числа реализаций будут равны:

35

Цт фровой измеритель напряжений.

повзоляет обеспечить заранее заданную погрешность измерения на всем диапазоне изменения измеряемой вели40 чины. При больших диапазонах (0-10) изменения входной величины, использование устройства позволяют обеспечить заранее заданную абсолютную .погрешность при любом значении измеле ряемой величины.

Формула изобретения

. Цифровой измеритель напряже- 50 ния, содержащий коммутатор, блок управления, сумматор, аналого-цифровой преобразователь, первый и второй регистры, элемент задержки, первьй вход коммутатора соединен с входом ГС устройства, первьй коммутатора соединен с входом аналого-цифрового преобразователя, о т л и ч а ю- щ и и с я тем, что, с целью повьш1е- ния точности H3t epeHHH5 введены aHji.лотовый запо минающий блоК; постоян- ный запоминаюпщй блок, делитель, Первьй и второй вькоды блока управления соединены соответственно с первым и вторым управляющими, входами коммутатора, третий выход блока управления соединен с управляющим входом аналого-цифрового преобразо- вателя, четвертый выход блока управления соединен с третьим входом сумматора и вторым входом первого регистра, пятый вьжод блока управления соединен с вторым входом сумматора шестой выход блока управления соединен с третьим входом делителя и входом элемента задержки, второй вход- выход коммутатора соединен с входом- выходом аналогового запоминающего- блока, первые выходы аналого-цифрового преобразователя соединены с первыми входами сумматора и первыми входами первого регистра, второй вьясод аналого-цифрового преобразователя соединен с первым входом блока управления, выходы сумг-{атора соединены с первыми входами делителя, выходы первого регистра соединены с адресными входами постоянного запоминающего . блока, выходы которого соединены с вторыми входами делите- 1ля и вторыми входами блока управления, выходы делителя соединены с первыми входами второго регистра, выход элемента задержки соединен с вто- , pbw входом второго регистра,

2. Измеритель по п. , о т л и - ч ающийся тем, что.блок управления содержит первьй и второй двоичные счетчики, дешифраторi первьй и второй одновибраторы, первый, второй и третий триггеры, элемент ИЛИ, первый, второй и третий элементы И первый, второй и третий элементы задержки, элемент сравнения, генератор выход которого соединен с первым входом первого двоичного счетчика, выходы которого соединены с входами дешифратора, первый и второй выходы которого являются первым и вторым выходами блока управления, третий выход дешифратора соединен с- входом первого одновибратора, выход которого соединен с первым входом элемента ИЛИ, с первыми входами первого и второго

триггеров, выход первого триггера

соединен с вторым входом первого двоичного счетчика, выход второго триггера соединен с вторым входом первого элемента И, выход которого соединен с входом первого элемента задержки, с вторым входом второго триггера и является четвертым выходом блока управления, первый вход которо - го соединен с входом второго одновкбратора, выход которого соединен с первым входом первого элемента И и с первым входом второго элемента И, выход которого является пятым выходо --; блока управления и соединен с первым входом второго двоичного счетчика, с входом второго элемента задержки, выход которого соединен с вторым входом третьего элемента И, выход которого соединен с третьим входом

элемента ИЛИ, выход которого является третьим выходом блока управления, второй вход элемента ИЛИ соединен с вь ходом первого элемента задерж-ки и с первым входом третьего триггера,

выход которого соединен с первым входом третьего элемента И, с вторым входом второго элемента И, ;:чходы второго двоичного счетчика соединены с первыми входами элемента сравнения,

вторые входы которого являются вто- |рыми входами блока управления, вы- ход элемента сравнения соединен с вторым входом первого и с вторым входом 7 ретьего триггеров, с вторым входом

второго двоичного счетчика и с входом третьего элемента задержки, выход ко- торого является шестым выходом блока управления.

Примечание:

диапазоны измерения входной величины и X кратны числу 2

Изобретение относится к измерительной технике и может быть использовано в устройствах для измерения в широком диапазоне величин, например напряжений. Целью изобретения является повышение точности измерения. Цифровой измеритель напряжения содержит коммутатор 1, блок 2 управления, блок 3 запоминающий аналоговые сигналы, аналого-цифровой преобразователь 4, сумматор 5, регистры 6 и 10, постоянное запоминающее устройство 7, делитель 8 и элемент задержки. Предложенный цифровой измеритель напряжения обеспечивает заранее заданную погрешность измерения во всем диапазоне изменения измеряемой величины. При больших диапазонах (0-10⁶) изменения входной величины использование устройства позволяет обеспечить заранее заданную абсолютную погрешность при любом значении измеряемой величины. В описании изобретения приводится функциональная схема блока управления. 1 з.п. ф-лы, 3 ил.

Фа&.2.

11

f. ycmef на.

Л

L 17

ir

19 F

™

n

26 27

j /

A.

&

.3