Устройство для сопряжения управляющей и управляемых вычислительных машин Советский патент 1989 года по МПК G06F13/32 G06F15/16 

ел

со со

Изобретение относится к вычислительной технике и может быть использовано для построения высокопроизводительных многомашинных вычислитель- jiHX систем.

Целью изобретения является расширение функциональньк возможностей устройства за счет исключения случаев блокировки низкоприоритетных управ- ляемых вычислительных маЬин.

На чертеже приведена структурная схема предлагаемого устройства.

Устройство содержит регистр 1 приращения, коммутатор 2, регистр 3 управления, дешифратор 4, М блоков 5 элементов И, М управляемых вычислительных машин 6, М триггеров 7, арбитр 8, элемент ИЛИ 9, М узлов 10 формирования сигналов состояния, сое- тояьцих из регистра 1 1 приоритета, триггера 12 запроса, регистра 13 состояния, первого блока 14 сравнения, группы 15 элементов И, элемента И 16, реверсивного счетчика 17 и вто- рого блока 18 сравнения, элемент ШШ 19, шифратор 20, группу 21 элементов ИЛИ, группу 22 элементов И, выход 23 настройки, выход 24 строба, информационный вход 25, адресньш 5 ьгход 26, информационный выход 27, вход 28 запроса, выход 29 кода опроса, вход 30 состояния, вход 31 номера ЭВМ и выход 32 разрешения управ- вычислительной машины 33.

Устройство работает следующим образом.

В начале работы триггеры 7, триггеры 12 запроса, регистры 13 состоя- и реверсивные счетчики 17 находят ся в нулевом состоянии, что свидетельствует об отсутствии запросов на обмен информацией со стороны управ- вычислительных машин 6. В регистрах 11 постоянно хранятся коды номеров вычислительных машин 6, указывающие на приоритетность машин 6 в системе, причем эти коды в процессе функционирования системы могут меняться управляющей вычислительной ма- шиной 33 (цепи установки кодов и начальной установки не показаны).

Обмен информацией по инициативе вычислительной машины 33 осуществляется следую1Щ м образом.

Команда настройки заносится в регистр 1 приращений по выходу 23. Состояние регистра 1 определяет режим работы вычислительной машины 33 с

оперативной памятью вычислительной машины 6. Информация о состояния регистре 1 через коммутатор 2 в промежутки времени, определяемые подачей вычислительной машины 33 стро- бирующих сигналов с выхода 24, записывается в регистр 3 управления. Сигнал выборки на соответствующем выходе дешифратора 4 разрешает прохождение данных через элементы И блока 5 и, тем самым, связь между вычислительной машиной 33 и требуемой вычислительной машиной 6. При этом код адреса обращения с выхода 26 вычислительной машины 33 поступает через элементы И блока 5 в регистр адреса оперативной памяти выбранной вычислительной машины 6. Одновременно элементы И блока 5 обеспечивают передачу синхронизирующих сигналов и управляющей информации с выхода 27 вычислительной машины 33 на вычислительную машину 6, а также поступлени данных с выхода вычислительной машины 6 на вход 25 вычислительной машины 33.

При обмене, информацией по инициативе вычислительной машины 6 в целях устранения блокировки запросов с низкими приоритетами и устранения конфликтных ситуаций устройство формирует очередь заявок и предоставляет информацию о ней управляющей вычислительной машине 33.

Поступающие от вычислительной машины 6 сигналы требований на обмен устанавливают соответствующие триггеры 7 в единичное состояние. Одновременно в регистры 13 состояния соответствующих узлов 10 заносятся коды операций обмена (решена очередная задача, требование ввода-вывода информации, сигналы от системы контроля вычислительной машины 6 и др.). Триггеры 7 и арбитр 8 служат для устранения конфликтной ситуации при одновременном поступлении нескольких запросов от различных машин 6. Зафиксированные триггерами 7 запросы поступают на арбитр 8, который определяет наиболее приоритетный из них и устанавливает соответствующий триггер 12 в единичное состояние. Это вы зьшает сброс соответствующего триггера 7, разрешая тем самым арбитру 8 дальнейшее обслуживание менее приоритетных запросов. Кроме того, сигнал с выхода триггера 12 поступает через

515

элемент ИЛИ 19 на вход 28 вычислител ной машины 33, указывая тем самым на наличие запроса. Информация о количестве поступивших запросов опреде ляется шифратором 20, а об очередности их поступления регистрируется реверсивными счетчиками 17 узлов 10.

Информация об очередности поступления запросов от вычислительной машины 6 формируется на счетчиках 17 следующим образом. В исходном состоянии содержимое всех счетчиков равно нулю (в системе нет запросов на обмен от вычислительных машин 6). При поступлении первого запроса соответствующий триггер 12 узла 10 устанавливается в единичное состояние, разрешая тем самым прохождение сигналов с выхода элемента ИЛИ 9 через элемент И 16 на инкрементный вход реверсивного счетчика 17. Содержимое этог счетчика становится равным единице и будет увеличиваться на единицу при поступлении каждого последующего запроса от других вычислительных машин 6, Аналогичным образом формируется содержимое всех остальных счетчиков 17, причем более раннему поступлению запроса соответствует большее значение содержимого соответствующего счетчика 17.

Обслуживание запросов на обмен управляющей вычислительной машиной 33 производится следующим образом. По сигналу с выхода элемента ИЛИ 19, свидетельствующему о наличии запросов от вычислительной машины 6, вычислительная машина 33 опрашивает регистры 13 состояния путем поочередной подачи по выходу 29 кодов опроса, равных номерам вычислительных машин 6, на выходы блоков 14 сравнения узлов 10. В случае совпадения кода опроса и номера (приоритета) вычислительной машины 6 с регистра 11 коды операций обмена с регистра 13 состояния и очередное- ти поступления запроса со счетчика 17 через группы элементов И 15 и ИЛИ 21 поступают на вход 30 вычислительной машины 33. Управляющая вычислительная машина 33 аналиэирует всю совокупность информации: приоритетность вычислительной машины 6, очередность поступления запроса, длину очереди. После принятия решения об обслуживании запроса вычислительная машина 33 инициирует обмен с выбран-

3

ной вычислительной машиной 6. С этой целью в регистр I записывается соответствующая команда настройки и по выходу 32 подается разрешающий сигнал на группу 22 элементов И, через которые код операции обмена с выходов группы 21 элементов ИЛИ записывается в регистр 3 управления. В дальнейшем

обмен по инициативе вычислительной машины 6 осуществляется аналогично обмеиу, производимому по инициативе вычислительной машины 33.

При обслуживании запроса от вычислительной малшны 6 коды с соответствующего реверсивного счетчика 17 через группы элементов И 15, ИЛИ 21 н И 22 подаются на все блоки 18 сравнения узлов 10, где сравниваются

с содержимым собственного счетчика

17каждого узла. Если содержимое счетчика 17 очередности поступления запроса от данной вычислительной машины 6 больше содержимого счетчика

17 обслуживаемой вычислительной машины 6, то соответствующий блок

18сравнения вырабатывает сигнал, который уменьшает на единицу содержимое данного реверсивного счетчика

17. Таким образом, производится сжатие очереди при внеочередном обслуживании (при обслуживании запросов в порядке их поступления сжатие очереди не происходит, так как в систе-

ме нет счетчика 17 с большим значением кода, чем у счетчика 17 обслуживаемой вычислительной мшиины 6). По окончании обслуживания вычислительной машины 33 устанавливаются в исход- ное (нулевое) состояние триггер 12 запроса, регистр 13 состояния и ре версивный счетчик 17 соответствующего узла 10 формирования сигналов состояния.

Формула изобретения

Устройство для сопряжения управляющей и управляемых вычислительньк

машин, содержащее регистр приращений, коммутатор, регистр управления, дешифратор, М блоков элементов И по три группы в каждой, элемент 11ПИ, группу элементов ИЛИ, группу элеменТов И, М узлов формирования сигналов состояния, каждый из которых состоит из регистра состояния, триггера запроса, регистра приоритета, первого блока сравнения и группы

71

элементов И, причем информационный вход регистра приращений является входом настройки устройства, информационный выход регистра приращений соединен с одноименным входом коммутатора, выход которого соединен с входом Запись-чтение регистра управления, подключенного своим выходом к входу дешифратора, i-й вы- ход которого, где ...М, соединен соответственно с первыми входами элементов И трех групп i-Vo блока, вторые входы элементов И первой и второй групп каждого из М блоков яв- ляются соответственно адресными и информационными входами устройства, выходы элементов И первой и второй групп каждого из М блоков являются соответственно адресными и информа- ционными выходами устройства с первого по , вторые входы элементов И третьих групп каждого из М блоков являются с первого по М-й информационными входами устройства, выходы элементов И третьих групп каждого из М блоков подключены к информационному выходу устройства, управляющий вход коммутатора является входом Строб устройства, информа- ционный вход i-ro (где ...M) регистра состояния узла формирования сигналов состояния является i-м входом Код операции уст ойства, выход регистра состояния i-го узла формирования сигналов состояния подключен к первому входу элементов И i-го узла формирования сигналов состояния, вторые входы которых подключены к выходу первого блока сравнения i-го узла формирования сигналов состояния, первый вход которого соединен с выходом регистра приоритета i-ro узла формирования сигналов состояния, выход триггера запроса 1-го узла формирования сигналов состояния соединен с i-м входом элемент ИЛИ, выход которого является выходом Запрос устройства, выходы элементо И группы i-ro узла формирования сигналов состояния соединены с i-м входами элементов ИЛИ группы, вторые вх дь: первых блоков сравнения всех узло (юрмирования сигналов состояния являются -входами Код номера управляе

мой вычислительной машины устройства,

8

ю 5 0 5 30 д

5

0

0

5

выходы элементов ИЛИ группы соединены с вторыми входами элементов И группы и являются выходом состояния устройства, вход разрешения устройства является первым входом элементов И группы, выходы которых подключены к информационным входам регистра управления, отличающееся тем, что, с целью расширения функциональных возможностей системы за счет исключения случаев блокировки низкоприоритетных управляемых вычислительных машин, в него введены М триггеров, арбитр, второй элемент ИЛИ, шифратор, а в каждый из М узлов формирования сигналов состояния - элемент И, реверсивный счетчик и второй блок сравнения, причем i-й вход запроса устройства является входом установки i-го триггера, выход которого подключен к i-му входу арбитра, i-й выход которого соединен с i-м входом второго элемента ШШ и с входом установки триггера запроса i-ro узла формирования сигналов состояния, выход второго элемента ИЛИ соединен с вторыми входами элементов И каждого из М узлов формирования сигналов состояния, выход триггера запроса i-ro узла формирования сигналов состояния подключен к входу сброса триггера, первому входу элемента И i-ro узла формирования сигналов состояния и i-му входу шифратора, выход элемента И i-ro узла формирования сигналов состояния соединен с инкрементным входом реверсивного счетчика i-го узла формирования сигнала состояния, выход которого подключен к первому входу второго блока сравнения i-ro узла формирования сигналов состояния и к вторым входам элементов И группы i-ro узла формирования сигналов состояния, выход второго блока сравнения i-го узла формирования сигналов состояния соединен с декрементным входом реверсивного счетчика i-ro узла формирования сигналов состояния, второй вход второго блока сравнения i-ro узла формирования сигналов состояния соединен с выходом соответствующего элемента И группы, выход шифратора является выходом номера управляемой вычислительной машины устройства.

Изобретение относится к вычислительной технике и может быть использовано для построения высокопроизводительных многомашинных вычислительных систем. Целью изобретения является расширение функциональных возможностей устройства за счет исключения случаев блокировки низкоприоритетных управляемых вычислительных машин. Поставленная цель достигается путем введения М триггеров 7, арбитра 8, элемента ИЛИ 9, М элементов И 16, М счетчиков 17, М блоков сравнения 18 и шифратора 20, что позволяет осуществлять обслуживание запросов управляемых вычислительных машин в соответствии с их приоритетами, очередностью поступления запросов на обслуживание, длиной сформировавшейся очереди и временам ожидания обслуживания, т.е. реализовать гибкую систему распределения ресурсов. 1 ил.