Детектор разности частот Советский патент 1989 года по МПК H03D13/00 

Изобретение относится к импульсной технике. Цель изобретения - повышение точности детектирования. Детектор содержит D-триггеры 1 и 8, счетчик 2, дешифратор 3, RS-триггер 4, элементы И 5, 7 и 9 и делитель 6 частоты на два. При наличии относительной и временной флуктуации между импульсами входных частот F₁ и F₂ нарастающий фронт импульсов F₁ начинает неустойчиво совпадать во времени с положительными импульсами на D-входе триггера 1. Т.е. после первого такта совпадения наступают один или несколько тактов несовпадения или даже чередования тактов совпадения с несколькими тактами несовпадения. Аналогичная картина и при окончании тактов совпадения. Для предотвращения выработки ложных выходных импульсов используется счетчик 2, который считает такты несовпадения между любыми двумя очередными тактами совпадения. Цель достигается введением счетчика 2, дешифратора 3 и RS -триггера 4. 3 ил.

6

h

ТТЙ

сл

эо

СХ

4

8

Фм.1

Изобретении относится к импульснсп технике и может быть использовано в измерительной технике и н pг зличныx устройствах автоматическ(;го управлени

Целью изобретения является повышение точности.

На фиг.1 изображена структурная схема детектора разности частот; на фиг. 2 - временная диаграмма по;:учения разности входных 4acTcjT; на фиг.З - временная диаграмма получения разностной частоты при наличии временной флуктуации между импульсами входных частит.

Детектор разности частот содержит первый D-триггер 1, счетчик 2, дешифратор 3, RS-триггер 4, первый элемент Н 5, делитель 6 частоты на два, второй элемент И 7, второй D- триггер 8 и третий элемент И 9.

Детектор разности частот работает следующим образом.

На вход синхронизации D-триггера 1 и счетчика 2 (считающего такты несовпадения синхрсзимпульсов с им- пульсами на D-пходе D-триггера 1) поступают имнульсы с частотой f, (фиг.2г). Имнульсы с частотой f поступают на вход дцлителя 6 частоты на два и элемента Н 7 (фиг.2а), С выхода делителя частоты имиульсь: скважностью дьа (фиг.26) тюступаюч на D-ВХОД D-триггера 1 . D-триггер 1 устанавливается п единичное состояние момента совпадении нарастающего фрон импульса частоты f. с положительным импульсом на П-и.чоде D-триггера 1 , при этом D-триггер 1 устанавливает счетчик 2 и RS-триггер 4 в нулевое состояние (фиг.2е)с В таком состояни счетчик 2 и триггер 4 остаются до момента совпадени)г нарастающего фронта импульсон частоты f с отрицательным импульсом на D-входе D- триггера 1 , после чего он устанавливается в нулевое состояние, и счетчи 2 начинает счет импульсов частоты ff . После чап1)лнения счетчика 2 до некоторого заданнс;го числа п дешифратор вырабатывает выходной импульс, который устанав;п1вает триггер 4 в единичное состояние. Таким образом, на инверсис.1М вых(.|де триггера 4 получаются положитель Ь е импульсы с частотой следонания, равпои разности

частот

S

L

Q 5

0

5

0

35

гд

40

45

55

Так как при набеге фа .Ы 1 слепа направо (фиг.2г), т.е. когда 1/21 ) Г , установка D-триггера I в единичное состояние происходит в момент действ 1я первой половины импульса, поступившего на зтог( триггера, а на D-Fзxoд D-триггера 8 в это время поступает положительный импульс (фи1 . 2в), то с установкой триггера 4 в нулевое состояние (фиг.2е) происходит установка D-триггера 8 в единичное состояние. Сост( D-триггера 8 сохраняется, пока соблюдается неравенство l/2f. 7, при этом выход - ные импульсы детектора получаются на первом выходе детектора. При набеге фазы j справа налево с установкой триггера 4 в нулевое состояние происходит установка в нулевое состояние и D-триггера 8 (фиг.26,,ж) и выходные импульсы детектора получаются на его втором выходе.

При наличии относительной и временной флуктуации Между импульсами f , Е нарастающий фронт импульсов частоты fj начинает совпадать во времени с положительными импульсами на D-входе D-триггера 1 неустойчиво, т.е. после первого такта совпадения наступают один или несколько тактов несовпадения или даже чередования тактов совпадения с несколькими тактами несовпадения; аналогична картина и при окончании тактов совпадения. При этом при действии импульсов частоты fi (фиг.За) на выходе триггера 1 возможна выработка импульсов, представленных на фиг.Зб.

Для предотвращения выработки ложных выходных импульсов ис1;ользуется счетчик 2, который считает такты несовпадения между любыми двумя очередными тактами совпадения (фиг.Зв).

Для наглядности состояния счетчика показаны условно уровнями. Если число несовпадения не больше заданного числа II (фиг.Зв) (п 3), то дешифратор 3 вырабатывает сигнал, устанавливающий триггер 4 в единичное состояние, если число тактов несовпадения равно или превьш1ает число п, то дешифратор 3 вырабатывает импульс (фиг.Зг), который устанавливает триггер 4 в единичное состояние (фиг.Зд), Этот момент принимается за окончание тактов совпадения. Таким образом, триггер 4 устанавливается в нулевое состояние с приходом первого такта совпаде5I 51 887А

НИН и ccjxpanHeT это сопчжмие до за- п я1нения счетчика до заданного числа п после прихода гюслнднегс) такта совпадения. Каждая серия тактов совпадения вырабг1тывает лишь один импульс, на выходе триггера 4 (фиг.Зд). Частота Формула изобретения этих импульсов строго соответствует |l/2fi - fj.

за иремеиной флуктуации импульсов частот f. и f,j между любыми двумя очередными тактами несовпадения.

Детектор разности частот, содержа15

20

Детектор работает также на N гармо-ю первый D-триггер, С-вход которого

является первым входам детектора разности частот, первый элемент И, последовательно соединенные делитель частоты на два, выход которого подключен к D-входу первого D-триггера, второй элемент И, второй D-триггер, прямой выход которого подключен к первому входу Первого элемента И, и третий элемент И, к второму входу которого подключен второй вход первого элемента И, выход которого и выход третьего элемента И являются соответственно первым и вторым выходами детектора разности частоты, вторым входом которого являются второй вход второго элемента И и С-вход делителя частоты на два, отличающийся тем, что, с целью повьппения точиости, между выходом первого D-триггера и вто- 30 рым входом первого элемента И включены последовательно соединениые счетнике частоты f, т.е. когда в качестве частоты f берутся сигналы , f2. N« При этом повьш1ается частота выходных сигналов в Ы раз, что дает возможность повысить скорость измерения или быстродействие детектора разности частот.

Для работы детектора разности частот необходимо, чтобы импульсы частоты fj были скважности два и чтобы выполнялись условия

|Т.

N

т .2ы()

2 N| 2 . 2(Т,-T.,2N)

где Т, п К,

период частоты

25

- период частоты f

ч t

или

f при N - 1;

округленное целое число от

деления /2f;

- Целое число, соответствующее состоянию счетчика 2, при котором возбуждается выход дешифратора;

- максимальное число тактов

несовпадения, возникающих из«-П.

е ж

ла изобретения

за иремеиной флуктуации импульсов частот f. и f,j между любыми двумя очередными тактами несовпадения.

рмула изобретения

Детектор разности частот, содержа15

30

20

30

30

25

чик, С-вход которого подключен к С-входу первого D-триггера, дешифратор и RS-триггер, к R-входу которого , подключен выход первого D-триггера, а выход RS-триггера подключен к С- входу второго D-триггера,

Фм.1

а I I I I I I I I I I I I I I I I I I I I I I I I I I I

-I п

Фи&. 3

Редактор А.Огар

Систаыитель Л.Тимошина

Техред А.Крапчук Корректор О.Ципле

Заказ 6610/56

Тираж 884

ВНИШТИ Государственного комитета по ииобрр.тениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Рау1пская наб., д. 4/5

Производственно-излательскии комбинат Патент, г. Ужгород, ул. Гагарина, 101

J-T

гъ

Подписное