Устройство для формирования кодовых последовательностей Советский патент 1989 года по МПК H03K3/64 

(

со

со

4: О5

00

3149

Изобретение относится к импульс- нон технике, может быть использовано при обработке информации в системах автоматической обработки данных и является усовершенствованием устройства по авт. св. № 1231584.

Целью изобретения является расширение функдаовальных возможностей за счет формирования сигнала, в котором отражается контрольная сумма сигналов на выходах п каналов формирования кодов.

На чертеже представлена структурная схема устройства для формирования кодовь к последовательностей. .

Устройство содержит генератор 1 и myльcoв, D-триггёр 2, первый эле- мент И 3, делитель 4 частоты, элемент 5 задержки, первый счетчик 6 импуль- сов, блок 7 сравнения, второй счетчик 8 импульсов, первый блок 9 памяти, демультиплексор 10, элемент НЕ 11, первьй формирователь 12 коротких импульсов, RS-триггер 13, второй эле- мент И 14, третий счетчик 15 импульсов, второй блок 16 памяти, регистр 17, второй формирователь 18 коротких импульсов, первый элемент ИЛИ 19. второй элемент И 20, п каналов 21 формирования кодов, каждый из каналов 21 содержит Т-триггер 22, синхро1щзируе- мьй D-триггер 23, ()-й канал 24 формирования кодов, содержащий Т- триггер 25 и D-триггер 26, блок 27 сумматоров по модулю два, содержащий сумматор 28 по модулю два и сумматор 29 по модулю два, причем выход генератора 1 соединен с первым входом элемента И 3, второй вход которого соединек с выходом D-триггера 2, выход элемента И 3 .соединен с первым .входом элемента И 14 и, входом делителя 4 ча(:тоты, установочный вход которого соединен с установочными вхо- дами счетчика 6, счетчика 15 и шиной установочного состояния, выход делителя 4 частоты соединен с входом элемента 5 задержки, выход которого соединен с счетным входом счетчика 6 и первыми входами п каналов формирования кодов, информационные выходы счетчика 6 соединены с первыми входами блока 7 сравнения, вторые входы которого соединены с выходами блока 9 памяти, адресные входы блока 9 памяти соединены с выходами счетчика 8, счетный вход которого соединен с инверсным выходом RS-триггера 13,

O

5

0 5 0 д 0 с

0

384

прямой выход которого соединен с вторцм входом элемента И 14, выход которого соединен с счетным входом счетчика 15, выходы которого соединены с адресными входами блока 16 памяти, информационные выходы которого соединены с входами регистра 17, выходы которого соединены с адресными входами демультиплексора 10, выходы которого соединены с вторыми входами п каналов 21 формирования кодов, управляющий вход демультиплексора 10 соединен с выходом блока 7 сравнения и через последовательно соединенные элементы НЕ 11 и формирователь коротких импульсов 12 с S-входом RS-триггера 13, R-вход которого соединен с выходом элемента ИЛИ 19, первый вход которого соединен с R-входом счетчика 8, первым входом элемента ИЛИ 20, третьими входами п каналов 21 формирования кодов и шиной Сброс, второй вход элемента ИЛИ 19 соединен с вто- . рым входом элемента ИЛИ 20 и выходом формирователя 18 коротких импульсов, вход которого соединен с управляющим выходом блока 16 памяти, выход второго элемента ИЛИ 20 соединен с R- входом регистра 17, выходы п каналов 21 формирования кодов являются BBIXO- дами устройства, первый и третий входы (п+1)-го канала 24 формирования кодов объединены соответственно с первыми и третьими входами п каналов 21 формирования кодов, а второй вкод соединен с выходом элемента И 14, ВЫХОДЫ п каналов 21 соединены с группой входов блока 27 сумматоров по модулю два, выход (п+1)-го канала 24 формирования кодов соединен с первым входом блока 27 сумматоров по модулю два, а выход блока 27 сумматоров по модулю два является выходом устройства.

Устройство работает следующим образом.

Перед пуском устройства сигналом Сброс сбрасываются в ноль счетчик 8, регистр 17 номера канала, каналы 21 и канал 24, RS-триггер 13. Одновременно сигнал Установка в 1 устанавливает все триггеры счетчиков 6 и 15 в единичное состояние. По окончании установки счетчика 8 в нулевое состояние на дешифратор блока 9 -памяти поступает код адреса 000...00 и на вторые входы блока 7 сравнения

(код номера такта).

Импульс запуска, поступающий на вход установки D-триггера 2 запуска, устанав;п-гвает его в единичное состояние, разрешая прохож/ ение и тульсов с генератора 1 через элемент И 3 на вход элемента И 14 и через делитель

леднем коде каждой группы единичное значение и нулевое значение в других кодах. Этот признак окончания груп- пы кодов считывается с заправляющего выхода блока 16 памяти. Из блока 16 памяти через регистр 17 считываются коды номеров каналов на адресный вход

4 частоты на вход элемента 5 задерж- ю демультиплексора 10,обеспечивая послеледнем коде каждой группы единичное значение и нулевое значение в других кодах. Этот признак окончания груп- пы кодов считывается с заправляющего выхода блока 16 памяти. Из блока 16 памяти через регистр 17 считываются коды номеров каналов на адресный вход

Изобретение может быть использовано при обработке информации в системах автоматической обработки данных. С целью расширения функциональных возможностей за счет формирования сигнала, в котором отражается контрольная сумма сигналов на выходах N каналов 21 формирования кодов, в устройство для формирования кодовых последовательностей вводятся N+1 канал 24 формирования кодов и блок 27 сумматоров по модулю два. Устройство также содержит генератор 1 импульсов, триггеры 2, 13, элемент И 3, 14, делитель 4 частоты, элемент 5 задержки, счетчики 6, 8, 15 импульсов, блок 7 сравнения, блоки 9, 16 памяти, демультиплексор 10, элемент НЕ 11, формирователи 12, 18 коротких импульсов, регистр 17, элементы ИЛИ 19, 20. Приводятся примеры выполнения каналов 21, 24 формирования кодов. 1 ил.

ки, с выхода которого задержанные импульсы одновременно поступают на входную шину канала 21 и на счетньш .вход счетчика 6.

Первый импульс с элемента 5 задержки, поступающий на счетный вход счётчика 6, переводит все его триггеры в нулевое состояние. Код состояния с m выходов 000...00 счетчика 6 подается на первые входы блока 7 сравнения. На вторые входы блока 7 сравнения поступает код, считываемый с выходов первого блока 9 памяти по адресу, формируемому счетчиком 8,

довательно установку в единичное с тояние Т-триггера 22 в каналах 2

Одновременно с поступлением из блока 16 памяти на вход регистра

15 последнего кода номера канала гру код признака 1 поступает на вхо формирователя 18, с выхода которо короткий импульс поступает через мент ИЛИ 19 на R-вход RS-триггера

20 и через элемент ШИ 20 на вход С регистра 17. RS-триггер 13 устана ливается в единичное состояние, о печивая остановку счетчика 15 и ф мирование нового кода адреса на в

.В блоке 9 хранится последовательность ходах счетчика 8, соответственно

расположенных по возрастанию кодов номеров тактов (кодов времени, исключая код времени нуль), в которых должны переключаться выходы каналов 21. Блок 7 сравнения уменьшает значение кода номера такта на единицу младшего разряда и сравнивает полученный результат с кодом счетчика 6. При совпадении сравниваемых кодов сигнал логического нуля в выхода блока 7 сравнения поступает на инвертирующий вход управления демультиплексора 10 и через элемент НЕ 11 на формирователь 12, с выхода которого сформированньш короткий импульс поступает на S-вход RS-триггера 13, при этом он устанавливается в единичное состояние. С прямого выхода RS-триггера 13 единичный потенциал

обеспечивая считывание из блока 9 памяти кода числа времени 000...02 (код номера такта) на вторые входы блока 7 сравнения до момента поступ- 30 ления второго импульса на счетный вход счетчика 6. Второй импульс поступает одновременно на счетный вход счетчика 6, на выходах которого формируется код состояния 000...01, и на объединенные входы каналов 21 (на входы синхронизации D-триггеррв 23) м начинается фop п poвaниe кодовых последовательностей в каналах 21 либо в одном канале, если в блоке 16 памяти вместо первой группы кодов номеров каналов записан один код номера канала с признаком 1. Окончание формирования кодовых последовательностей в каналах (канале) 21 нас35

40

разрешает прохождение непосредствен- 45 тупает, если после поступления оче- но импульсов генератора 1 импульсов редкого импульса на вход счетчика 6 с выхода элемента И 3 на счетный вход начинает поступать логический О счетчика 15, формирующего последова- инвертируклций информационны.й вход

демультиплексора 10, и на его а,црес- ный вход поступают группы кодов (код) номеров каналов 21, повторякхцих (пов:тельность кодов адресов на адресных входах второго блока 16 памяти. Во втором блоке 16 памяти хранятся груп50

пы кодов номеров каналов, переключаемых в заданных тактах. Каждая группа взаимооднозначно соответствует номеру такта переключения, записанному в первом блоке 9 памяти. В группе коды номеров каналов перечисляются в произвольном порядке. Код номера канала содержит также дополнительный

довательно установку в единичное сое- тояние Т-триггера 22 в каналах 21,

Одновременно с поступлением из блока 16 памяти на вход регистра 17

последнего кода номера канала группы код признака 1 поступает на вход формирователя 18, с выхода которого короткий импульс поступает через элемент ИЛИ 19 на R-вход RS-триггера 13

и через элемент ШИ 20 на вход Сброс регистра 17. RS-триггер 13 устанавливается в единичное состояние, обеспечивая остановку счетчика 15 и формирование нового кода адреса на выходах счетчика 8, соответственно

обеспечивая считывание из блока 9 памяти кода числа времени 000...02 (код номера такта) на вторые входы блока 7 сравнения до момента поступ- ления второго импульса на счетный вход счетчика 6. Второй импульс поступает одновременно на счетный вход счетчика 6, на выходах которого формируется код состояния 000...01, и на объединенные входы каналов 21 (на входы синхронизации D-триггеррв 23) м начинается фop п poвaниe кодовых последовательностей в каналах 21 либо в одном канале, если в блоке 16 памяти вместо первой группы кодов номеров каналов записан один код номера канала с признаком 1. Окончание формирования кодовых последовательностей в каналах (канале) 21 нас

торяющий) предьцдущую группу кодов (код) номеров каналов, а затем поступает последующий импульс в соответ- ствующие каналы 21, на вход синхрош - ,зации D-триггеров 23.

С выхода элемента И 14 импульсы поступают также на второй вход дополнительного канала 24 формирования К.О-

Г

дов (на Т-вход Т триггера 25), Каждый импульс соответствует одному коду группы кодов цомеров каналов, переключающихся в начале следуклцего такта. Таким образом, на такте, предШествукщем такту переключения, Т-триггер канала 24 инвертирует свое состояние столько раз, сколько каналов станет изменять свой выход. Учитывая, что начальные состояния всех выходов устройства, как и состояние Т- и D-триггеров 25 и 26 канала 24 равны нулю, то состояние Т триггера 25 предсказывает своим нулевым или единичным значением соответственно четное или нечетное количество единиц на выходах каналов 21 в последующем такте переключения, С началом такта переключения значение с.выхода Т-триггера 25 принимается в D- триггер 26 канала 24, а с его выхода поступает на первый вход сумматора

28по модулю два блока 27,. на второй вход которого поступает результат свертки по модулю два с сумматора

29на выходах каналов 21, Этот результат определяется блоком 27 и равен нулю или единице соответственно при четном и нечетном количестве единиц в коде на выходах каналов 21, Су .шатор 28 по модулю два сравнивает поступающие иа его входы значения и

при их несовпадении свидетельствует

единичным значениям о неправильной работе устройства. При правильной работе устройства сравниваемые значения совпада от и выход сумматора 28 по модулю два принимает кулевое значение, которое поступает на выход устройства.

Работа устройства прекращается после того, как логическая

Ч

m+1-ro выхода счетчика 6 поступит на вход синхронизации D-триггера 2 и он сбросится в О,

Формула изобретения

Устройство для формирования кодовых последовательностей,по авт, ев, № 1231584, отличающееся тем, что, с целью расширения функциональных возможностей, в нег о введен блок сумматоров по модулю два и (п+1)-й канал формирования кодов,

первьй и третий входы которого объединены соответственно с первыми и третьими входами п каналов формирования кодов, а второй &ход соединен с.выходом второго элемента И, выход

(п+1)го канала формирования кодов соединен с первым входом блока сумматоров по модулю два, вторые входы которого соединены с выxoдa ш п каналов формирования кодор.