Устройство декодирования псевдослучайных последовательностей Советский патент 1989 года по МПК H03M13/15 

/7

Изобретение относится к электросвязи и может быть использовано н цифровых системах связи для декодирования псевдослучайных последова- тельностей.

Целью изобретения является повышение помехоустойчивости декодирования информации.

На чертеже представлена структур- мая электрическая схема устройства декодирования псевдослуча 1ных последовательностей.

Устройство декодирования псевдослучайных, последовательностей содер- жит Первый регистр 1 сдвига, первый ключ 2, nepBbrfi элемент И 3, генератор А тактовых импульсов, второй ключ 5, элемент ИЛИ 6, второй регист 7 сдвига, сумматор 8 по модулю два, реверсивный счетчик 9, счетчик 10 импульсов, второй 11 и первый 12 RS-триггеры, дешисрратор 13, второй элемент И 14, генератор 15 опорной псевдослучайной последовательности (ПСП), дополнительный счетчик 16 импульсов, первый 17 и второй 18 дополнительные регистры сдвига, .цифровой компаратор 19 и допс лнитель ный элемент И 20.

Генератор ПСП 15 содержит блок 21 памяти и счетчик 22 импульсов.

Устройство декодирования псевдослчайных последовательностей работает следующим образом.

Цикл работы устройства декодирования псевдослучайных последовательностей осуществляется в два этапа.

1а первом этапе производится пере запись информации (кодовой комбинации на основе ПСП) из первого регистра 1 во второй регистр 7, на втором этапе - декодирование (определение номера ПСП относительно начального) информации, записанной во второй регистр 7.

RepBbDi этап работы начинается при поступлении на управляюгдий вход устройства декодирования ПСП сигнала циклового фазирования, по которому первый 11 и второй 12 RS-триггеры устанавливаются в состояние 1. Кро того, цикловый импульс производит сброс (предустановку) счетчиков 10 и 22 и первого 17 и второго 18 дополнительного регистров. При этом второ ключ 5 закрывается, первый ключ 2 открывается, а первый 3 и второй 14

элементы И начинают пропускать импульсы генератс ра 4.

В результате установки тактовых импульсов происходит перезапись (про- движен|1е) информации из первого 1 во второй регистр 7, а также формировани ПСИ путем последовательного считывания из блока 21 памяти.

Число разрядов в первом 1 и втором 7 регистрах одинаково и определяется числом элементов ПСП.

В конце цикла формирования ПСП дешифратор 13 выдает импульс, который устанавливает второй RS-триггер 11 в состояние О, при этом второй ключ 5 открывается, первый ключ 2 закрывается, а первый элемент И 3 перестает пропускать тактовые импульсы от генератора 4. На этом первый этап работы устройства декодирования ПСП заканчивается.

Далее происходит поразрядное сравнение с помощью сумматора 8 кодовой комбинации, записанный во второй регистр 7, с первой кодовой комбинацией ПСП, хранящейся в блоке 21 памяти. Результат сравнения подсчитывается реверсивным счетчиком 9. В первом дополнительном регистре 17 нахс дится значение порога, если в конце цикла формирование ПСП число в реверсивном счетчике 9 превышает число, хранящееся в первом дополнительном регистре 17, то цифровой компаратор 19 выдает сигнал, который является разрешающим сигналом для формирования на вьосоде дополнительного элемента И 20 в конце цикла формирования ПСП импульса записи, под действием которого в первый дополнительный регистр 17 запишется число, находящееся в реверсивном счетчике 9, а во второй дополнительный регистр 18 запишется число из счетчика 10.

В следующем цикле формирования ПСП производится сравнение кодовой комбинации, циркулирующей по кольцу в основном во втором регистре 7, со следующей кодовой комбинацией ПСП. В конце каждого цикла формирования ПСП происходит сброс реверсивного счетчик 9 импульсом, формируемым дополнительным счетчиком 16.

Таким образом, после последнего цикла формирования ПСП в первом дополнительном регистре 17 будет записано максимальное значение взаимно корреляционной функции за время декодирова515

ния, а во втором дополнительном регистре 18 - номер кодовой комбинации той ПСП, которая дает максимальное значение взаимно корреляционной функции с ПСП, циркулирующей в течение цикла декодирования во втором регистре 7. Номер этой ПСП поступает из второго дополнительного регистра 18 на выход устройства декодирования ПСП и является декодированной информа цией.

Формула изобретения

Устройство декодирования псевдослучайных последовательностей, содержащее последовательно соединенные генератор тактовых импульсов, первый элемент И, первый регистр сдвига, пер вый ключ, элемент ИЛИ, второй регистр сдвига, сумматор по модулю два и реверсивный счетчик, последовательно соединенные первый RS-триггер, второй элемент И, генератор опорной псевдослучайной последовательности, дешифратор, второй RS-триггер и второй ключ, информационный вход и выход которого подключены соответственно к выходу второго регистра сдвига и второму входу элемента ИЛИ, а также счетчик импульсов, выход генератора тактовых импульсов подсоединен к второму входу второго элемента И, выход которого подсоединен к тактовому входу второго регистра сдвига, а прямой выход второго RS-триггера подсоединен к второму входу первого элемента И и управляющему входу первого ключа, причем информационный вход первого регистра сдвига и объединенные S-входы первого |и второго RS-триггеров являются соответственно информационным и управляющим входами устройства, отличающееся тем, что, с целью повышения помехоустойчивости декодирова88856

ния информации, введены последовательно соединенные первый дополнительный регистр сдвига, цифровой компаратор, дополнительньм элемент И и второй дополнительный регистр сдвига, информационные входы которого подключены к соответствую1цим выходам счетчика импульсов, а также дополни10 тельный счетчик импульсов, при этом выход второго элемента И подключен непосредственно к счетному входу реверсивного счетчика и через дополнительный счетчик импульсов - к объ15 единенным сбросовому входу реверсивного счетчика, второму входу дополнительного элемента И и счетному входу счетчика импульсов, выход которого подсоединен к R-входу первого 20 RS-триггера, выходы реверсивного

счетчика подсоединены к соответствующим объединенным входам цифрового компаратора и первого дополнительного регистра сдвига, тактовый вход которо25 го подключен к выходу дополнительного элемента И, второй вход сумматора по модулю два подключен к дополнительному выходу генератору опорной псевдослучайной последовательности,

30 управляющий вход которого и объединенные сбросовые входы счетчика импульсов, первого и второго дополнительных регистров сдвига подключены к установочному входу первого RS-триггера,

причем выходы второго дополнительного

регистра сдвига являются выходами устройства, а генератор опорной псевдослучайной последовательности содержит последовательно соединенные

счетчик имПульсов и блок памяти, тактовый и управляющий входы счетчика импульсов и выход блока.памяти являются соответственно тактовыми управляющими входами и выходами и дополнительным выходом генератора опорной псевдослучайной последовательности,

Изобретение относится к области электросвязи. Цель изобретения - повышение помехоустойчивости декодирования информации. В устройство для достижения поставленной цели введены цифровой компаратор 19 и дополнительные счетчик 16 импульсов, два регистра 17, 18 сдвига и элемент И 20. В устройстве после последнего цикла формирования псевдослучайной последовательности (ПСП) в регистре 17 будет записано максимальное значение взаимно корреляционной функции за время декодирования, а в регистре 18 - номер кодовой комбинации той ПСП, которая дает максимальное значение взаимно корреляционной функции с ПСП, циркулирующей в течение цикла декодирования в регистре 7. Номер этой ПСП поступает из регистра 18 на выход устройства и является декодированной информацией. 1 ил.

Редактор Т.Лазоренко

Составитель В.Орлов Техред А.Кравчук

Заказ 6610/56

Тираж 884

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. А/5

Корректор О.Ципле

Подписное