Устройство для выделения рекуррентного синхросигнала с обнаружением ошибок Советский патент 1989 года по МПК H04L7/10 

ел

00

со

о

СП

Изобретение относится к автоматике, телемеханике, электросвязи. Цель изобретения - уменьшение длительности переходного процесса восстановления синхронизма и повышение достоверности выделения синхросигнала. Новым в устройстве является ввод блока 12 контроля ошибок синхросигнала и блока 13 регулируемой задержки. Устройство имеет два режима работы. Первый режим работы, т.е. установления синхронизма обеспечивает прием и проверку в блоке 6 разделенных проверок 2K элементов синхросигнала. Повторный прием 2K элементов осуществляется столько раз пока не будет принято 2K элементов правильно. После этого устройство переводится в режим поддержания синхронизма. В этом режиме блоком 12 осуществляется контроль принимаемого синхросигнала. Когда количество ошибок превышает допустимое количество блоком 12 устройство переводится в первый режим. 1 з.п. ф-лы, 4 ил.

го

И-чобретение относится к автоматике, Т€ лемехаиике, электросвязи и может быть нспольчовано для цикловой синхронизации в системах передачи дао ичиой информации и является дополии- те.пьным к основному авторскому свидетельству № 1 198762.

Цель изобретения - уменьшение длительности переходного процесса восста новления синхронизма и повьппение достоверности выделения синхросигнала.

На фиг, 1 представлена струкуур- ная электрическая схема устройства для выделешш рекуррентного синхросиг нала с обнаружением ошибок; на фиг,2- схема переключателя режимов работы; на фиг. 3 - схема блока разделенных проверок (БРП); на фиг, 4 - схема блока контроля ошибок синхросигнала,

Устройство для выделения рекуррентного синхросигнала с обнаруже - нием ошибок содержит переключатель 1 режимов работы, блок 2 пров ерки на рекуррентность; селектор 3, первый и второй элементы И 4 и 5, БРП 6, третий элемент И 7, элемент ИЛИ 8,четвертый элемент И 9,счетчик 10, триггер 11 управления, блок 1 2 контроля ошибок синхро

сигнала и блок 13 регулируемой задержки.

Переключатель 1 содержит триггер 1А, первый и второй элементы И 15 и 16, элемент ИЛИ 17,

БРП 6 содержит 2 К-разрядный регистр сдвига 18, первый элемент И 19, триггер 20, сумматоры 21,-21ц по модулю два, элемент ИЛИ-НЕ 22 и второй элемент И 23,Блок 12 состоит из сумматора по

модулю два 24, элемента И 25, регистра сдвига 26, триггера 27, счетчика 28 элемента 3 И-НЕ 29 и элемента ИЛИ 30,

Устройство для выделения рекуррен- тного синхросигнала с обнаружением ошибок работает следующим образом.

Принимаемая последовательность двоичных символов через переключатель 1 поступает в блок 2, который содержит регистр сдвига на К разрядов с точками съема на сумматор по модулю два в соответствии с многочленом F (к), и через второй элемент И 5, на второй вход которого подан разрешающи потенциал с нулевого выхода триггера 11, в ВРП 6 на вход 2К-раэрядного регистра сдвига 18 и на первый вход первого злемонтл И 19, на второй вход

0

5

0

5

,

0

5

которого подан раэрошпюп(ий потенциал с нупсво о триггера 10. 1срвый единичный элемент принимаемого рекуррентного синхросигиа 1а устанавливает триггер 20 в единичное состояние, а на первый вход второго элемента И 23 подается разрешающий потенциал. Триггер 20 и первый элемент И 19 исключает ложное срабатывание БРП 6, когда-в 2К-разряд- ном регистре сдвига 18 находятся одни нули, Принимаемь:е двоичные элементы рекуррентного синхросигнала -записываются в 2К-разрядный регистр сдвига 18 БРП 6, а счетчик 10 на 2К подсчитывает количество тактов работы устройства. Через 2К тактов в 2К-разрядном регистре сдвига 18 БРП6 записывается 2К элемейтов рекуррентного .синхросигнала, иэ них последние К элементов записываются в регистре сдвига на К- разрядов блока 2,

Если 2К элементов приняты правильно, то система разделенных проверок выполнена, и на выходе элемента ИЛИ- НЕ 22 будет высокий разрешающий потенциал . Импульс переполнения с выхода счетчика 10 на 2К через открытый третий элемент И 7 устанавливает триггер П в единичное состояние, запрещая теМ самым дальнейшее прохождение элементов через второй элемент И 5 в БРП 6 и дальнейший подсчет импульсов тактовой частоты счетчиком 10, так как четвёртый элемент И 9 закрыт по второму входу, С выхода третьего элемента И 7 импульс переполнения поступает также на управляющий вход переключателя 1 и устанавливает триггер 14 в единичное состояние, который отключает третий вход переключателя 1 от его выхода и подк тючает второй вход на выход переключателя I, замыкая тем самым обратную связь переводит регистр сдвига на К разрядов блока 2 в автономное генерирование рекуррентной последовательности, кроме того, импульс переполнения с выхода счетчика 10 на 2К через элемент ИЛИ 8 поступает на нулевой вход БРП 6 и устанавливает 2К-разрядный регистр одвига 18 и триггер 20 в ну- лево е состояниеi, подготавливая тем самым элементы БРП 6 к новому циклу работы.

Селектор 3, подключенный к блоку 2 при достижении селектируемой К-знач- ной комбинации, через первый элемент И 4, на втором входе которого разре

51518905

тающий потет иап с единичного выхода триггера 11 и первого выхода И 4 выдает фазирующий сигнал. Импульс с второго выхода первого элемента И 4 возвращает устройство в исходное положение, устанавливая триггер 11 в нулевое состояние и подтверждая нулевое состояние счетчика 10 на 2К и БРП, а также поступает на первый вход пере- д ключателя 1, устанавливая триггер 14 в нулевое состояние, размыкая тем са- hfcJM обратную свяаь и подключая вход переключателя 1 к его выходу.

Если 2К элементов принимаемого ре- 15 триггер 26 в единичное состояние. Па

куррентного синхросигнала приняты нег верно, то на выходе БРП 6 низкий потенциал и импульс переполнения с выхода счетчика 10 на 2К не проходит на вход третьего элемента И 7, а поступает в БРП 6 и устанавливает.триггер 20 и 2К-разрядный регистр сдвига 18 в нулевое состояние, подготавливая их к приёму следующего сегмента синхросигнала из 2К элементов, И так до тех 25 даемой вероятности ошибок в канале свя

пор, пока 2К элементов не будут приняты правильно,

В блоке 12 осуществляется контроль действительно ли от момента времени после правильного приема 2К элементов в БРП 6 до момента достижения селектируемой К-значной комбинации в селекторе 3, после чего производится нозн и степени точности слежения за ре жимом синкронизма. Когда вероятность ощибок мала и от момента появления п вой ошибки в синхросигнале, которая 3Q опрокидывает триггер 27 в единичное тояние, до момента появления импульс переполнения иа выходе счетчика 28, т.е, за время , где t, - период тактовых имгтульсоь, п- емкость счет чика 28, на выходе регистра .сдвига

вый прием и проверка принимаемой рекуррентиой последовательности в БРП 6 по 26 не появился импульс переполнения,

выше описанному алгоритму, генерируемая рекуррентная последовательность блоком 2 совпадает и в какой-то сте- пеии с принимаемым синхросигналом.

До появления на выходе третьего элемента И 7 импульса, т,е« во время вхождения в синхронизм,элемент ЗИ-НЕ 29 закрыт по третьему входу нулевым потенциалом с единичного выхода триггера I 1, -После правильного приема 2К элементов рекуррентного синхросигнала БРП 6 импуль с переполнения с выхода счетчика 10 на 2К через открытый третий элемент И 7 и элемент ИЛИ 30 поступает на вход установки нулевого состояния триггера 27, Импульсом переполнения с выхода счет- чина 10 Установленный триггер 11 в . единичное состояние своим разрешающим потенциалом с единичного выхода открывает элемент ЗИ-НЕ 29, т.е, блок 12 подготавливается к работе.

Рлок 12 работает следующим образом.

На входы сумматора по модулю два 24 подается принимаемая рекуррентнаА последовательность синхросигнала и генерируемая рекуррентная последовательность блоком 2, Когда элементы этих последов-зтельностей совпадают, то на выходе сумматора по модулю два 24 ус- танавливаетс-Я низкий уровень, а при несовпадении - высокий уровень, Пер- вое несовпадение и в итоге на выходе сумматора по модулю в два 24 появившийся высокий уровень устанавливает

триггер 26 в единичное состояние. Па

вход регистра 26, счетчика 28 и элемента И 29 подается разрешающий поте.и-- циал, Счетчик 28 начинает подсчитывать количество тактовых импульсов, поступав ющих на счетный вход. Регистр 26 фиксирует количество несовпадающих элементов, сравниваемых в сумматоре по модулю два 24. Емкость регистра 26 к счетчика 28 выбирается исходя из ожизн и степени точности слежения за режимом синкронизма. Когда вероятность ощибок мала и от момента появления первой ошибки в синхросигнале, которая Q опрокидывает триггер 27 в единичное состояние, до момента появления импульса переполнения иа выходе счетчика 28, т.е, за время , где t, - период тактовых имгтульсоь, п- емкость счетчика 28, на выходе регистра .сдвига

0

5

0

5

то импульс переполнения с выхода счетчика 28 поступает через элемент ИЛИ 30 на вход установки нуля триггера 27, Триггер 27 опрокидывается в исходное состояние. Триггер 27 своим сигналом сбрасывает в исходное состояние регистр сдвига 26 и счетчик 28, ТСогда за время меньше, чем время подсчета счетчиком 28, т,е, от момента появления первого несовпадения на выходе сумматора по модулю два 25, на выходе регистра сдвига 26 появится импульс переполнения, означающий, что ксшичество несовпадающих элементов сигналов превышает допустимое количество (срыв синхронизма), импульс переполнения с выхода регистра 26 через открытый элемент ЗИ-НЕ 29 поступает на вход установки нулевого состояния триггера 1, а также к .вхо- ду установки нулевого состоя1шя счетчика Ш, БРП 6 и на nepBbfrt нход переключателя 1 , Триггер I 1 опрокмд1.таегся в

исходное состояние и нулевым потен циалом с единичного выхода блокирует элемент ЗИ-НЕ 29 а тем самым и выход блока 12, Уст1 й6тво переходит к новому циклу приема и проверки принимаемой последовательности нэ 2К элементов в ВРП 6 по выше описанному алгоритму.

Емкость регистра сдвига 26 и счет- чика 28 может быть выбрана следукхцим образом. Когда вероятность искажения одиночных элементов принимаемого синхросигнала мала, например частота ошибок не превышает одной из К эле- ментов, то емкость накопителя может быть выбрана равной 2, а емкость счетчика - К, В случае потери синхронизма устройством будет зафиксировано, когда два элемента из К будут искажены и устройством будет осуществлен новый цикл приема синхросигнала.

Формула изобрет ения

I, Устрбйство для выделения рекуррентного синхросигнала с обнаружением ошибок по авт, ев, № 1198762, о т л и- чающееся тем, что, с целью уменьшения длительности переходного процесса восстановления синхронизма и повышения достоверности выделения синхросигнала, введены блок регулируемой зa epжки и блок контроля ошибок синхросигнала, первый и второй информационные входы которого подключены соответственно к информационному входу устройства и к второму входу переключателя режимов, тактовый вход контроля ошибок синхросигнала подклю-

д

0

5

Q

5

чен к объединенным тактовым входам блока проверок на рекуррентность, блока разделения проверок и первому входу четвертого элемента И, входы управления и начальной установкн блока контроля ошибрк синхросигнала подключены соответственно к прямому выходу триггера управления и к четвертому входу переключателя режим.ов, тактовый вход устройства Подключен через блок регулирования задержки к первому входу четвертого элемента И, выход блока контроля ошибок синхросигнала подключен к объединенным инверсному входу первого элемента И и первому входу переключателя режимов.

2, Устройство по п,1, отличающееся тем, что блок контроля , ошибок синхросигнала содержит последовательно соединенные сумматор по модулю два, элемент Ч, регистр сдвига на г разрядов и элемент ЗИ-НЕ, последовательно соединенные триггер, счет- чиК и элемент ИЛИ, второй вход и выход которого подключены соответствен- но к входу начальной установки и к нулевому входу триггера, тактовый вход блока подключен к объединенным второ - му входу элемента И и счетному входу счетчиКа, вход обнуления которого объединен с одноименйым входом регистра сдвига на Г раэрядов и вторц входом элемента ЗИ-НЕ, третий вход которого.является управляющим входом блока контроля ошибок синхросигнала выход и первый и, второй входы которого подключены соответственно к выходу э лемента ЗИ-НЕ и первому и второму входам сумматора по модулю два.

.2

Ltf.3