Устройство для выделения рекуррентного синхросигнала Советский патент 1984 года по МПК H04L7/10 

RS -триггера, a выход элемента И подключен к второйу входу пятого блока сравнения, причем тактовые входы второго и третьего регистров сдвига и третьего счетчика соединены с входом тактовых импульсов устройства.

2. Устройство по п. 1, отличающееся тем, что элемент запрета содержит)-триггер, сумматор по модулю два и счетчик, причем первьш

вход сумматора по модулю два соеДТГ ней с информационным входом .D-триггера и является входом элемента запрета, а выход Ъ -триггера подключен к второму входу сумматора по модулю два, выход которого подключен к входу установки счетчика, выход которого является выходом элемента запрета, а тактовые входы Ъ -триггера и счетчика соединены с входом тактовых импульсов устройства.

1. УСТРОЙСТВО ДЛЯ ВЬЩБЛЕНИЯ РЕКУРРЕНТНОГО СИНХРОСИГНАЛА, содержащее первый блок сравнения и коммутаТор, к первым входам которых подключен выход второго блока сравнения , к входам которого подключены выходы соответствующих разрядов первого регистра сдвига, к информационному входу которого подключен выход коммутатора, при этом выход первого блока сравнения подключен к первому входу первого элемента ИЛИ, к второму входу которого подключен выход элемента запрета, а выход первого элемента ИЛИ подключен к входу установки первого счётчика, тактовый вход которого и тактовый вход первого регистра сдвига являются входом тактовых импульсов устройства, отличающееся тем, что, с целью уменьшения времени вьвделения рекуррентного синхросигнала при наличии помех, в него введены второй и третий регистры сдвига, третий, четвертый и пятый блоки сравнения, второй и третий счетчики, два RS-триггера, элемент И и второй элемент ИЛИ, при этом прямой и инверсный выходы первого RS -триггера подключены соответственно к второму и третьему входам коммутатора, к четвертому входу которого и второму входу первого блока сравнения подключен выход пятого блока сравнения, к первому входу которого и первому входу четвертого блока сравнения подключен выход второго регистра сдвига, информационный вход которого, а также вход элемента запрета и первый вход третьего блока сравнения соединены с информационным входом устройства, вход импульсов установки в исходное состояние которого соединен с входами установки в исходное состояние первого и второго R.S -триггеров и с первым входом второго элемента ИЛИ, к второму и третьему входам которого подключены соответственно выходы элемента запрета и второго счетчика, а выход второго элемента ИЛИ подключен к входу установки третьего счетчика, выход которого подключен к входу установки в единичное состояние второго Я -триггера, а к входу установки в единичное О состояние первого RS -триггера под01 ключен выход первого счетчика, при этом соответствующий выход первого 4 регистра сдвига подключен к второму входу четвертого блока сравнения, выход которого подключен к второму входу третьего блока сравнения, выход которого подключен к информационному входу третьего регистра сдвига, счетному входу второго счетчика и первому входу элемента И, к второму и третьему входам которого подключены соответственно выходы третьего регистра сдвига и второго

1

. Изобретение относится к электросвязи и может быть использовано для синхронизации устройств передачи информации при работе по дуплексным, полудуплексным и симплексным каналам связи.

Известно устройство для вьщёления рекуррентного синхросигнала, содержащее последовательно.соединенные переключатель, узел проверки на рекуррентность, селектор иэлементЫИ, к второму входу которого подключен выход счетчика совпадений, а второй выход узла проверки на рекуррентность подключен к одному из входов переключателя и блока сравнения, другие входы которых объединены между собой, а также блок локализации ошибок, блок управления и дополнительный элемент И, при этом выход блока сравнения непосредственно и через блок локализации ошибок подключен к соответствующим входам блока управления, выходы которого подключены соответственно к счетному входу и к входу сброса счетчика совпадений выход которого подключен к третьему входу переключателя через дополнительньй элемент И, к второму входу которого подключен второй выход блока локализации ошибок, к второму входу которого подключен дополнительный выход счетчика совпадений через блок управления til.

Однако известное устройство харатеризуется большим временем вьщеления рекуррентного синхросигнала.

Наиболее близким к предлагаемому является устройство для вьщеления рекуррентного синхросигнала, содержащее первый блок сравнения и коммутатор, к первым входам которых подключен выход второго блока сравнения, к входам которого подключены выходы соответствующих разрядов первого регистра сдвига, к информационному входу которого подключен выход коммутатора, при этом выход

первого блока сравнения подключен к первому входу первого элемента ИЛИ, к второму входу которого подключен выход элемента запр|ета, а выход первого элемента ИЛИ подключен к входу

установки первого счетчика, тактовый

вход которого и тактовый вход первого регистра сдвига являются входом тактовых импульсов устройства,а также анализатор ошибок, датчик

времени и блок памяти, содержаний последовательно соединенные элемент ИЛИ и триггер, выход которого является первым выходом блока памяти и подключен к третьему входу коммутатора и первым входам анализатора ошибок и датчика времени, выход которого подключен к второму входу анализатора ошибок, к третьему входу которого подключен выход первого

элемента ИЛИ, а выходы первого счетчика и анализатора подключены соответственно к второму входу триггера и первому входу элемента ИЛИ блока памяти, при этом второй вход элемента ИЛИ блока памяти является третьим входом блока памяти и объединен со вторым входом первого счетчика, а к входам элемента запрета подключены соответствующие выходы первого регистра сдвига, тактовые входы которого и тактовый вход дат-чика времени являются входом тактовых импульсов устройства- 2. Однако известное устройство характеризуется большим временем выделения рекуррентного синхросигнала. Цель изобретения - уменьшение вре мени В14Целения рекуррентного синхросигнала. Поставленная цель достигается тем что в устройство для вьщеления рекуррентного синхросигнала, содержащее первый блок сравнения и коммутатор, к первым входам которых подклюл чен выход второго блока сравнения, к входам которого подключены выходы соответствующих разрядов первого регистра сдвига, к информационному вхо ду которого подключен выход коммутатора, при этом выход первого блока сравнения подключен к первому входу первого элемента ИЛИ, к второму входу которого подключен выход элемента запрета, а выход первого элемента ШШ подключен к входу установки первого счетчика, тактовый вход котюрого. и тактовый вход первого регистра сдвига являются входом тактовых импульсов устройства, введены второй и третий регистры сдвига, третий, четвертый и пятый блоки сравнения, второй и третий счетчики, два Я9-триг гера, элемент И и второй элемент ШШ при этом прямой и инверсный выходы первого RS -триггера подключены соответственно к второму и третьему входам коммутатора, кчетвертому вхо ду которого и второму входу первого блока сравнения подключён выход пятого блока сравнения, к первому входу которого и первому входу четвертого блока сравнения подключен выход второго регистра сдвига, информационный вход которого, а также вход элемента запрета и первый вход третьего блока сравнения соединены с информационным входом устройства, вход импульсов установки в исходное состояние которого соединен с входами установки в исходное состояние первого и второго RS-триггеров и с первым входом второго элемента ШШ, к второму и третьему входам которого подключены соответственно выхода элемента запрета и второго . счетчика, а выход второго элемента I ШШ подключен к входу установки третьего счетчика, выход которого подключен к входу установки в единичное состояние второго RS-триггера, а к входу установки в единичное состояние первого Я5 триггера подключен выход первого счетчика, при- этом соответствующий выход первого регистра сдвига подключен к второму входу четвертого блока сравнения, выход которого подключен к второму входу третьего блока сравнения, выход которого подключен к информационному входу третьего регистра сдвига, счетному входу второго счётчика и первому входу элемента И к вторсму и третьему входам которого подключены соответственно выходы третьего регистра сдвига и второго , й.5-триггера, а выход элемента И под.ключен к второму входу пятого блока сравнения, причем тактовые входы второго и третьего регистров сдвига и третьего счетчика соединеныс входом тактовых импульсов устройства. Кроме того, элемент запрета содержит Т) -триггер, сумматор по модулю два и счетчик, причем первый вход сумматора по модулю два соединен с информационным входом Т) -триггера и является входом элемента запрета, а выход Ъ -триггера подключен к второму входу сумматора по модулю два, выход которого подключен к входу установки счетчика, выход которого является выходом элемента запрета, а тактовые входы Т5-триггера и счетчика соединены с входом тактовых импульсов устройства. На чертеже представлена функци- . ональная электрическая схема устройства для вьщеления рекуррентного синхросигнала. Устройство для выделения рекуррентного синхросигнала содержит первый блок 1 сравнения, коммутатор 2, второй блок 3 сравнения, первый регистр 4 сдвига, элемент 5 запрета, первый элемент ИЛИ 6, первый счетчик 7, первый RS-триггер 8, второй и третий 10 счетчики, второй регистр 11 сдвига, третий 12 и четвертый 13 блоки сравнения, третий регистр 14 сдвига элемент И 15, пятый блок 16 сравнения, второй элемент ШШ 17, второй RS-триггер 18, элемент 5 запрета содержит Ъ -триггер 19, сумматор 20 по модулю два, счетчик 21. Кроме того, на чертеже приняты обозна$ 11 чения: 1 информационный вход устройства, П вход тактовых импульсов, Ш вход импульсов установки в исходное состояние, 1У выход устройства. Устройство для вьщеления рекуррентного синхросигнала работает следующим образом. На входы установки в О первого 8 и второго 18 RS-триггеров, а также на первый вход второго элемента ИЛИ 17 по входу импульсов установки в исходное состояние Ш подается импуль приводящий устройство в исходное состояние. В исходном состоянии обратная связь первого регистра 4 сдвига разомкнута, на выходе элемента И 15 сигналом с выхода второго RS-триггера 18 фиксируется уровень логического нуля и входная последовательность по информационному входу 1через второй регистр 11 сдвига, пятый блок 16 сравнения и коммутатор 2поступает на четвертый вход первого регистра 4 сдвига. Кроме того, с выхода пятого блока 16 сравнения входная последовательность поступает на второй вход первого блока 1 сравнения. Сигналы с информационного входа 1 поступают также на вход элемента 5 запрета и на первый вход третьего блока 12 сравнения. При наличии на информационном входе постороннего псевдослучайного сигнала на выходе первого 1 и третьего 12 блоков сравнения формируются сигналы несравнения. Сигналами несравнения с выхода первого блока 1 сравнения первый счетчик 7 устанавливается в исходное (нулевое) состояние,а сигналы несравнения с вькода третьего блока 12 сравнения подсчитываются вторым счетчиком 9 и при его переполнении подтверждают исходное (нуле вое) состояние третьего счетчика 10. При отсутствии сигнала на информационном входе счетчик 21 элемента 5 за прета, переполняясь, подтверждает исходное (нулевое) состояние первого счетчика 7. Число разрядов второго 11 и третьего 1 регистров сдвига выбрано равным количеству разрядов первого регистра 4 сдвига до первой 6 точки съема на второй блок 3 сравнения. Таким образом, как при отсутствии на информационном входе рекуррентной последовательности, так и при наличии постороннего псевдослучайного сигнала схема удерживается в исходном состоянии. При поступлении на информационный вход рекуррентной последовательности с числом искаженных символов, не превьшающим коэффициента счета второго счетчика 9, третий счетчик 10 переполняется и перебрасывает второй RS-триггер 18 в единичное состояние по выходу. При-этом происходит разблокирование элемента И 15 и сигналы несравнения с выхода третьего блока 12 сравнения через третий регистр 14 сдвига и элемент И 15 поступают на второй вход пятого блока сравнения. Взаимодействие сигналов на входах пятого блока 16 сравнения обеспечивает исправление ошибок в рекуррентной последовательности, поступающей на информационный вход первого регистра 4 сдвига. В результате в первый регистр 4 сдвига поступает откорректированная последовательность и на выходе первого блока 1 сравнения максимум через п тактов, где п - число разрядов первого регистра 4 сдвига, появляется постоянно сигнал сравнения (уровень логического нуля). По истечении к тактов работы первого счетчика 7, где к - объем счетчика, последний переполняется, перебрасывает в состояние, противоположное исходному, первый RS -триггер 8 и тем самым замыкает обратную связь первого регистра 4 сдвига. Одновременно с выхода первого счетчика 7 вьщается сигнал на вход 1У устройства, свидетельствующий об окончании процесса синхронизации. Таким образом, предлагаемое устройство обеспечивает вначале обнаружение искайсенного рекуррентного синхросигнала, его коррекцию, и одновременно анализ с учетом результатов коррекции. Это позволяет сократить время синхронизации.