Устройство для измерения частоты гармонического сигнала Советский патент 1989 года по МПК G01R23/00 

СЛ.

ю

4

Изобретение относится к измерительной технике и предназначено для измерения частоты гармонического сигнала за время, меньшее периода измеряемого сигнала.

Целью изобретения является повышение точности и достоверности измерения частоты сигнала при воздействии на него некоррелированных помех.

На чертеже представлена блок-схема устройства для измерения частоты гармонического сигнала.

Устройство для измерения частоты гармонического сигнала содержит ана- лого-цифровой преобразователь (АЦП) 1 регистры 2-5 сдвига, блок 6 умножения сумматоры 7 и 8, цифровой компаратор 9, блок 10 умножения, сумматор 11, ключи 12-15, элементы ИЛИ 16 и 17, блок 18 деления, цифроаналоговый преобразователь (ЦАП) 19, арифметический блок 20 и генератор 21 импульсов.

Первый вход АЦП 1 соединен с первыми управляющими входами регистров 2-5 сдвига, выход АЦП 1 и регистра 5 сдвига соединены соответственно с первым (инвертированным) входом и вторым входом сумматора 11, выход которого через ключ 15 соединен с первым входом элемента ИЛИ 16, выход которого соединен с первым входом блока 18 деления, выход которого через ЦАП 19 соединен с входом арифметического блока 20, выход которого является выходом устройства, выходы регистров 2 и 4 сдвига соединены соответственно с первыми и вторыми входами сумматоров 7 и 8, причем ВРЯХОД сумматора 7 через ключ 12 подключен к второму входу элемента ИЛИ 16, выход регистра 3 сдвига через последовательно соединенные блок 6 умножения и ключ 13 соединен с первым входом элемента ИЛИ 17, выход которого соединен с вторым входом блока 18 деления, выход сумматора 8 через последовательно соединенные блок 10 умножения и ключ 14 подключен к второму входу элемента ИЛИ 17, выход регистра 3 сдвига соединен с входом компаратора 9 цифрового, первый выход которого соединен с вторыми (управляю1цими) входами ключей 14 и 15, а второй выход - с вторыми (управляющими) входами ключей 12 и 13, выход геуератора 21 импульсов соединен с первым (управляющим) входом АЦП 1, второй вход которого является входом устройства.

Q

Q

5

0

5

0

5

0

Аримфметический блок 20 вычисляет Функцию arccos от значения входного напряжения и умножает результат вычисления на коэффициент l/2fi T(,.

Устройство работает следующим образом .

Сигнал в виде напряжения синусоидальной формы поступает на вход АЦП 1, который с периодом Т производит преобразование мгновенных значений сигнала в цифровой код. Этот код поступает на вход регистра 2 сдвига и далее с частотой f,, l/T последовательно переписывается в регистры 2-5 сдвига. Таким образом, в установившемся режиме в регистре 2 сдвига находится код V, в регистре 3 сдвига - 4 сдвига - V, в ре- - V

Vj, в регистре

сдвига „ где сигнала в

5 а на выходе

V, Vj - мгновенные

моменты t t 5

гистре 5 АЦП 1 - V значенр:я

представленные в цифровом коде. Цифровой компаратор 9 сравнивает цифровой код Vj с порогом Р, предварительно введенным в цифровом воде в компаратор. Если значение V не превышает порог Р, на втором выходе цифрового компаратора 9 устанавливается низкий уровень О, а на первом - высокий уровень 1, вследствие чего ключи 12 и 13 закрытыми, а ключи 14 и 15 открытыми.

Цифровой код V поступает на первый (инвертирукяций) вход сумматора 8, а на его второй вход поступает цифровой код V. На выходе сумматора 8 формируется цифровой код (), который после умножения на два в блоке 10 умножения через открытый ключ 14 и элемент ИЛИ 17 поступает на второй вход блока 18 деления.

Одновременно цифровой код V, поступает на первый (инвертирующий) вход сумматора 11, а цифровой код V - на его второй вход, в результате чего на выходе сумматора 11 формируется цифровой код, соответствующий (Vy-V,), который через открытый ключ 15 и элемент ИЛИ 16 поступает на первый в.ход блока 18 деления. На выходе блока 18 деления формируется цифровой код, соответствующий (V5-V,)/( j) 2 .

ЦАП 19 преобразует цифровой код в значение напряжения, эквивалентное входному коду. Блок 20, вычисляя функцию arccos от значения входного напряжения, дополнительно умножает результат вычисления на коэффициент

515

1/2 лГр. Таким образом, на выходе устройства возникает напряжение, пропорциональное частоте входного сигнала, определяемое по формуле

1V, - V,

г arccos

2trTo 2(V,-V)

В том случае, если значение V пре вьопает порог Р, на втором выходе циф- рового компаратора 9 устанавливается 1, а на первом выходе О, вследствие чего ключи 12 и 13 открытыми, а ключи 14 и 15 закрытыми. Цифровые коды Vj и V поступают на входы сумма- тора 7, вследствие чего на его выходе образуется цифровой код соответствую- пцш (Vj-f- V), который через открытый ключ 12 и элемент ИЛИ 16 поступает на первый вход блока 18 деления. Цифровой код УЗ поступает в блок 6 умножения, с выхода которого через открытый ключ 13 и элемент ИЛИ 17 поступает на второй вход блока 18 деления. Таким образом, на выходе последнего формируется цифровой код, определяемый выражением Vi + V,

2-V,

который после описанного цифро-аналогового преобразования в ДАЛ 19 и блоке 20 превращается в напряжение, пропорциональное частоте входного сигнала, определяемое по формуле ,

ЛТтГ

2 V,

Поскольку в установившемся режиме мгновенные значения напряжения вход- него сигнала V 5 присутствуют постоянно, то устройство обеспечивает выдачу значений частоты входного сигнала через тактовый интервал Тд,меньший периода измеряемого сигнала

Формула изобретения

Устройство для измерения частоты гармонического сигнала, содержащее генератор импульсов, последовательно соединенные аналого-цифровой преобразователь, первый регистр сдвига, вто5

20

5

0

5

0 5:

0

рой регистр сдвига, третий регистр сдвига и первый сумматор, второй вход которого соединен с выходом первого регистра сдвига, последовательно соединенные блок деления, цифроаналого- вый преобразователь и арифметический блок, выход которого является выходом устройства, выход генератора импульсов соединен с первым входом аналого- 1ЩФРОВОГО преобразователя, второй вход которого является входом устройства, отличающееся тем, что, с целью повышения точности и достоверности измерения частоты при наличии некоррелированных шумов, в него введены первый и второй блоки умножения, второй и третий сумматоры, первый, второй, третий и четвертый ключи, первый и второй элементы ИЛИ, четвертый регистр сдвига, цифровой компаратор, первый выход которого соединен с управляющими входами первого и второго ключей, а второй выход - с управляющими входами третьего и четвертого ключей, вход первого ключа соединен с выходом первого сумматора, а выход - с первым входом первого элемента ИЛИ, выход второго регистра сдвига соединен с входом цифрового компаратора и через последовательно соединенные первый умножитель на два и второй ключ с первым входом второго элемента ИЛИ, выход третьего регистра сдвига соединен через последовательно соединенные второй сумматор, второй умножитель на два и третий ключ - с вторым входом второго элемента ИЛИ, выход которого соединен с первым входом блока деления, второй вход второго сумматора соединен с выходом первого регистра сдвига, выход третьего регистра сдвига через последовательно соединенные четвертый регистр сдвига, третий сумматор, четвертый ключ подключен к второму входу первого элемента ИЛИ, выход которого соединен со вторым входом блока деления, второй вход третьего сумматора подключен к выходу аналого-цифрового преобразователя, выход генератора импульсов соединен с вторыми входами всех регистров сдвига.

Изобретение относится к измерительной технике и предназначено для измерения частоты гармонического сигнала за время меньшее периода измеряемого сигнала. Цель изобретения - повышение точности и достоверности изменения частоты при наличии некоррелированных шумов. Аналого-цифровой преобразователь 1 производит преобразование линованных значений входного сигнала в цифровой код, который поступает на регистры 2 - 5 сдвига. Цифровой компаратор 9 сравнивает цифровой код U₃ с регистра 3 сдвига с "порогом" P, предварительно введенным в цифровом коде в компаратор. В зависимости от соотношения U₃ и P закрыты ключи 12, 13 и открыты ключи 14, 15, или наоборот. Формирование напряжения, пропорционального частоте входного сигнала F, осуществляется с помощью сумматоров 8, 11, блока 10 умножения, блока 18 деления, элементов 16, 17 ИЛИ, цифроаналогового преобразователя 19 и арифметического блока 20 (вычисляющего функцию арккосинуса). Выход генератора 21 импульсов соединен с управляющими входами аналого-цифрового преобразователя 1 и регистров 2 - 5 сдвига. 1 ил.