Устройство для формирования серий импульсов Советский патент 1989 года по МПК H03K3/64 

Вы t

СП

to

со

iT

время на другом входе элемента И 10 присутствует уровень 1 (признак кодовой последовательности), поступающий с выхода блока 1 памяти, то на выходе указанного элемента в последовательном виде формируется комбинация О и 1 в соответствии с заданной кодовой последовательностью. Количество и длительность информационных разрядов каждой кодовой последовательности, а также длительность пауз между ними формируется с помощью блоков 2 и 3 памяти, генератора 6 опорных импульсов, управляемого делителя 5 частоты, счетчика 7 импульсов, компаратора 11 и счетчика .8 пачек импульсов. Синхронно с разрядами кодовых последовательностей, формируемых на выходе элемента И 10, на выходе элемента И У формируются пачки импульсов с соответствующими параметрами. Блок 1 памяти совместно с элементами И У и 10 предназначен для иденг тификации пачек импульсов и кодовых последовательностей или пауз между ними. 1 ил.

Изобретение может быть использовано в устройствах автоматического управления аналого-цифровым преобразованием, устройствах передачи кодированных команд и сообщений в системах телемеханики, связи и передачи данных. Целью изобретения является расширение функциональных возможностей устройства за счет увеличения числа формируемых программируемых кодовых последовательностей. В каждую ячейку блока 4 памяти предварительно заносятся кодовые последовательности в виде различных комбинаций логических нулей и единиц, которые затем в параллельном виде выдаются на информационные входы мультиплексора 15. В результате последовательного изменения состояний счетчика 7 импульсов мультиплексор 15 осуществляет последовательное подключение к одному из входов элемента И 10 выходов блока 4 памяти. Если в это время на другом входе элемента И 10 присутствует уровень логической единицы/ признак кодовой последовательности/, поступающий с выхода блока 1 памяти, то на выходе указанного элемента в последовательном виде формируется комбинация логических нулей и единиц в соответствии с заданной кодовой последовательностью. Количество и длительность информационных разрядов каждой кодовой последовательности, а также длительность пауз между ними формируется с помощью блоков 2 и 3 памяти, генератора 6 опорных импульсов, управляемого делителя 5 частоты, счетчика 7 импульсов, компаратора 11 и счетчика 8 пачек импульсов. Синхронно с разрядами кодовых последовательностей, формируемых на выходе элемента И 10, на выходе элемента И 9 формируются пачки импульсов с соответствующими параметрами. Блок 1 памяти совместно с элементами И 9 и 10 предназначен для идентификации пачек импульсов и кодовых последовательностей или пауз между ними. 1 ил.

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматического управления аналого-цифровым преобразованием, устройствах передачи кодированных команд и сообщений в системах телемеха- НИКИ, связи, передачи данных, в качестве устройств контроля работоспособности приемных (декодирующих) устройств, различных цифровых узлов и систем.

Цель изобретения - расширение функциональных возможностей за счет увеличения числа формируемых программируемых кодовых последовательностей.

На чертеже представлена функцио- нальная схема устройства для формирования серий импульсов.

Устройство для формирования серий импульсов содержит блоки 1- памяти, управляемый делитель 5 частоты, гене- ратор 6 опорных импульсов, счетчики 7 и 8 импульсов, элементы И 9 и 10, компаратор 11, мультиплексор 12.

Выход блока 1 памяти соединен с первым входом элемента И 9 и с вторым входом элемента И 10, второй вход элемента И 9 соединен с выходом управляемого делителя 5 частоты и счетным входом счетчика 7 импульсов, вход установки в нулевое состояние которо- го соединен с выходом компаратора 11 и счетным входом счетчика 8 пачек импульсов. Выходы счетчика 8 пачек импульсов соединены с адресными входами блоков памяти 1 - Ц. Выходы бло- ка памяти 2 соединены с управляющими входами управляемого делителя 5 частоты, счетный вход которого соединен с выходом генератора 6 опорной частоты. Выходы блока памяти 3 соединены с первыми входами компаратора 11,а вторые входы компаратора 11 соединены с выходами счетчика 7 импульсов и с управляющими входами мультиплексора 15, информационные входы которого подключены к выходу блока 4 памяти, а выход - к первому входу элемента И 10.

Устройство работает следующим образом.

Блок 2 памяти и управляемый делитель 5 частоты образуют управляемый формирователь тактовых импульсов, который совместно с генератором 6 опорных импульсов предназначен для непрерывного или в течение заданного времени формирования тактовых импульсов с программируемым периодом, которые используются для формирования пачки импульсов или паузы между пачками. Блок 1 памяти и элемент И 9 предназначены для идентификации пачки или паузы. Блок 3 памяти, счетчик 7 импульсов, счетчик 8 пачек импульсов и компаратор 11 предназначены для формирования пачек импульсов с заданным количеством импульсов в каждой пачке и пауз между пачками с заданным интервалом времени для каждой паузы.

Блок 4 памяти и мультиплексор 15, а также блок 3 памяти, счетчик 7 им-- пульсов, счетчик 3 пачек импульсов и компаратор 11 предназначены для формирования кодовых последовательностей с заданным количеством информационных разрядов и комбинацией О и 1 в каждой кодовой последовательности и пауз между данными последовательноетями с заданным интервалом времени для каждой паузы.

Блок 1 памяти и элемент И 10 предназначены для идентификации кодовой последовательности или паузы.

Управляемый делитель 5 частоты может представлять собой последовательно соединенные делители частоты и мультиплексор. Выходы всех делителей частоты подключаются к информационным входам мультиплексора, причем нулевой вход мультиплексора остается свободным. Генератор 6 опорных импульсов подключается к входу первого делителя частоты. На управляющий вход мультиплексора управляемого делителя $ частоты подается код с выхода блока 2 памяти.

Предварительно в каждую ячейку блока 3 памяти заносится информация о количестве импульсов в каждой пачке (о количестве информационных разрядов в каждой кодовой последоватепь- ности) или о длительности каждой пау- зы между пачками (кодовыми последовательностями) . В соответствующие ячейки блока 1 памяти заносится в соответствии с заданием

признак

па - ки импульсов (КОДОВОЙ последова- тельности) или О - признак паузы, т.е. отсутствие пачки (кодовой последовательности) . В каждую ячейку блока 2 памяти заносится информация о частоте следования импульсов в соответствующей пачке импульсов (длительности одного информационного разряда в соответствующей кодовой последовательности) , а в каждую ячейку блока 4 памяти заносятся сами кодовые последовательности, т.е. различные комбинации О и 1.

В исходном положении счетчик 8 пачек импульсов (кодовых последовательностей) находится в нулевом состоя НИИ, указывая на нулевую ячейку блоков 1 - памяти.

По команде Старт (поступает от внешнего устройства) включается генератор 6 опооных импульсов, импульсы с выхода которого поступают на счетный вход управляемого делителя 5 частоты. При этом коэффициент деления управляемого делителя 5 частоты определяется числом, записанным 9 нулевую ячейку блока 2 памяти.

Импульсы с выходе управляемого делителя 5 частоты заполняют счетчик 7 импульсов по счетному входу и однод5

0 5

0

5

0

5

0

5

временно поступают на один из входов элемента И 9, на другой вход которого поступает признак пачки импульсов, записанный в нулевую ячейку блока 1 памяти. Если указанный признак гачки импульсов равен 1, то импульсь; с выхода управляемого формирователя приходят на выход элемента И 9, который одновременно является первым выходом устройства для формирования серий импульсов.

Одновременно кодовая последовательность (комбинация О и 1), со- дера ащаяся в нулевой ячейке памяти блока 4 памяти, в параллельном виде выдается на информационные входы мультиплексора 15. В результате последовательного изменения состояний счетчика 7 импульсов мультиплексор 15 осуществляет последовательное подключение к первому входу элемента И 10 выходов блока 4 памяти. Поскольку на втором входе элемента И 10 присутствует уровень 1, поступающей с блока 1 памяти, то на его выходе в последовательном виде формируется комбинация О и 1 в соответствии с заданной кодовой последовательностью.

Программирование кодовс;х госледоьэ- тельностей в блоке памяти осуществляется с привязкой (;1гЗ/зыего (старшего разряда каждой последовательности к исходному состоянию счетчика 7 импульсов, т.е., если счетчик 7 импульсоа находится в исходном состоянии, к выходу мультиплексора 15 подключается выход блока 4 памяти, содержащий первый младший (старший) разряд заданной кодовой последовательности. При увеличении состояния счетчика 7 импульсов на единицу к выходу м.улыип- лексора 15 подклк.ч-лет ся выход блок 4 памяти, содержащий младший (старший) разряд заданной кодовой последовательности и .д.

Если признак nai-ieK t-nnynbcOB (кодовых последовательное ей), распело- женный в нулевой блока 1 памяти, равен О, то И 3 и 10 закрыты и на выходах устройства Формируется пауза, длительность которой определяется тремя , записанными соответственно в иу;1евые ячейки блоков 1 - 3 памяти.

1

При достижении равенства содержимого счетчика 7 импульсов и содержимого нулевой ячейки блока 3 памяти компара7152

тор 11 вырабатывает импульс, который устанавливает счетчик 7 импульсов по входу в нулевое состояние и производит инкремент счетчика 8 пачек импульсов, вследствие чего данный счетчик 8 в следующем цикле адресует первую ячейку блоков 1 - 4 памяти. При этом описанный процесс повторяется до тех пор, пока не будут опрошены все ячейки блоков 1 - k памяти. Если в последней ячейке блока 2 памяти записана команда Стоп, то процесс формирования потока импульсов и кодовых последовательностей прекращается. В противном случае формируется бесконечное число потоков импульсов, и кодовых последовательностей с фиксированной структурой потока. Команда Стоп имеет нулевой код, при этом импульсы на выходе управляемого делителя 5 частоты отсутствуют.

Таким образом, предварительно записав в соответствующие ячейки памяти блока памяти заданные кодовые пос- ледовательности, а в блоки 1, 2 и 3 памяти их параметры (количество и длительность информационных разрядов) и продолжительность пауз между ними, можно сформировать на одном из выхо-

8

дов устройства поток кодовых последовательностей различных форматов и структур, следующих друг за другом с различными интервалами времени. Одновременно на другом выходе формируется поток импульсов, следующих синхронно с кодовыми последовательностями

Формула изобретения

Устройство для формирования серий импульсов по авт. св. N 1224989, отличающееся тем, что, с целью расширения функциональных возможностей, в него введены четвертый блок памяти, мультиплексор и второй элемент И, причем адресные входы четвертого блока памяти соединены с выходами счетчика пачек импульсов, выходы четвертого блока памяти соединены с информационными входами мультиплексора, управляющие входы которого подключены к выходам счетчика импульсов, а выход мультиплексора .соединен с первым входом второго элемента И, второй вход которого соединен с выходом первого блока памяти, а выход второго элемента является вторым выходом устройства.