ЛОГИЧЕСКИЙ ЭЛЕМЕНТ НА НОРМАЛЬНО ОТКРЫТЫХ ПОЛЕВЫХ ТРАНЗИСТОРАХ Советский патент 1994 года по МПК H03K19/94 

Изобретение относится к микроэлектронике и может быть использовано при разработке интегральных схем на полевых транзисторах.

Целью изобретения является повышение быстродействия логического элемента (ЛЭ) на нормально открытых полевых транзисторах.

На фиг. 1 дана принципиальная электрическая схема ЛЭ; на фиг. 2 и 3 - более сложные ЛЭ, примеры.

ЛЭ содержит первый переключающий транзистор 1 и первый нагрузочный транзистор 2, включенные между шиной 3 положительного напряжения питания и общей шиной 4, образующие входной инвертор, выход которого подключен к входу выходного истокового повторителя, содержащего последовательно включенные между шинами положительного 3 и отрицательного 5 напряжений питания второй переключающий транзистор 6, диоды 7 сдвига уровня выходного сигнала, второй нагрузочный транзистор 8 и первый дополнительный диод 9 сдвига уровня. Затвор второго нагрузочного транзистора 8 соединен с выходом дополнительного истокового повторителя, содержащего третий переключающий транзистор 10, второй дополнительный диод 11 сдвига уровня и третий нагрузочный транзистор 12, включенные последовательно между шиной 3 положительного напряжения питания и шиной 5 отрицательного напряжения питания, причем вход дополнительного истокового повторителя подключен к входу ЛЭ. Все полевые транзисторы, составляющие ЛЭ, являются транзисторами нормально открытого типа, например полевыми транзисторами с барьером Шотки из арсенида галлия.

ЛЭ работает следующим образом. При изменении напряжения на входе ЛЭ от напряжения низкого логического уровня U_JL=-1 В до напряжения высокого логического уровня U_JH=0,8 В происходит отпирание второго нагрузочного транзистора 8 через цепь смещения входного сигнала, состоящую из дополнительного истокового повторителя и диода 9, и запирание второго переключающего транзистора 6 через входной инвертор. Емкость нагрузки С_н при этом разряжается током насыщения транзистора 5 I_н. При обратном изменении входного напряжения происходят отпирание транзистора 6 и запирание транзистора 8, а выходная емкость заряжается током насыщения транзистора 6.

Изобретение относится к микроэлектронике и может быть использовано при разработке интегральных схем на полевых транзисторах. Цель изобретения - повышение быстродействия логического элемента на нормально открытых полевых транзисторах. Логический элемент содержит входной инвертор, состоящий из транзисторов 1 и 2, выходной истоковый повторитель, состоящий из транзистора 6, диодов 7 сдвига уровня и нагрузочного транзистора 8. За счет включения между входом логического элемента и затвором нагрузочного транзистора 8 дополнительного истокового повторителя, состоящего из транзистора 10, диода 11 и транзистора 12, и введения диода 9 увеличивается ток нагрузочного транзистора 8 выходного истокового повторителя на положительном фронте входного сигнала и уменьшается на отрицательном фронте входного сигнала. Это приводит к увеличению отдаваемого в нагрузку тока и уменьшению времени перезаряда нагрузочной емкости. 3 ил.

ЛОГИЧЕСКИЙ ЭЛЕМЕНТ НА НОРМАЛЬНО ОТКРЫТЫХ ПОЛЕВЫХ ТРАНЗИСТОРАХ с барьерным переходом, состоящий из входного инвертора, содержащего включенные последовательно между общей шиной и шиной положительного напряжения питания первый переключающий транзистор, затвор которого соединен с входом логического элемента, и первый нагрузочный транзистор, и выходного истокового повторителя, содержащего включенные последовательно между шинами положительного и отрицательного напряжений питания второй переключающий транзистор, затвор которого соединен со стоком первого переключающего транзистора, диоды сдвига уровня выходного сигнала и второй нагрузочный транзистор, сток которого соединен с выходом логического элемента, отличающийся тем, что, с целью повышения быстродействия, в него введены первый дополнительный диод сдвига уровня, включенный в прямом направлении между истоком второго нагрузочного транзистора и шиной отрицательного напряжения питания, и включенные последовательно между шинами положительного и отрицательного напряжений питания третий переключающий транзистор, второй дополнительный диод сдвига уровня и третий нагрузочный транзистор, исток которого соединен с затвором, причем затвор третьего переключающего транзистора подключен к затвору первого переключающего транзистора, а его исток через второй дополнительный диод соединен с затвором второго нагрузочного транзистора.