Система передачи дискретной информации Советский патент 1989 года по МПК H04L17/00 

Ц ч ф/$1

(Л С

МП

СЛ

СО GO

О

СО

Изобретение относите я к области электросвязи и может быть исгюльзовя- но для передами двоичных сигналов по кабельным линиям и уэкополосным ра- диоканалам.

Цель изобретения - повышение скорости передачи.

На чертеже представлена структурная электрическая схема системы пере- дачи дискретной информации.

Система передачи дискретной информации содержит на передающей стороне синхрогенератор 1, кодирующий блок 2, формирователь 3 сигнала и фильтр Ц передачи, а на-приемной стороне - приемный фильтр 5, регенератор 6 сигнала, блок 7 синхронизации и декодирующий блок 8, при этом кодирующий блок 2 включает блок 9 задержки, де- шифратор 10 трибитов, элемент НЕ 11, первый - шестой делители 12 - 17 частоты на два, первый - восьмой элементы И 18 - 25 и элемент ИЛИ 26, а декодирующий блок 8 включает первый элемент И 27, первый элемент 28 задержки, второй элемен- , 29, второй элемент 30 задержки, третий элемент И 31р третий элемент 32 задержки, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 33, четвертый элемент 3 задержки, элемент ИЛИ 35 и четвертый элемент И 36.

Система передачи дискретной информации работает следующим образом.

Информационная последовательность, подлежащая передаче, поступает через информационный вход на вход кодирующего блока 2. С помощью тактовой последовательности, вырабатываомой синх- рогенератором 1, блок 9 задержки преобразует поступающую информационную последовательность в параллельную форму - трибиты. В зависимости от значения символов каждого триЬита на соответствующем выходе дешифратора 10 трибитоь появляется управляющий импульс длительностью в три тактовых интервала информационной поспедова- тельности.

С другого вь /ода синхрогенп -чтора 1 поступает синхронная последовательность, находящаяся в соотношении V3 к тактовой частоте информационной последовательности. та тактовая последовательность поступает на вход четвертого делителя 15 частоты на два и через элемент НЕ 11 на вход первого делителя 12 частоты на два.

После дальнейшего деления ч-j i гы с помощью второго, третье i ч-.и(.. и шестого делителей П, 1 , и I/ частоты на два полученные прямые и инверсные последовательности поступают на первые входы первого - восьмого элементов И 18 - 25 соответственно. При этом при поступлении каждого три- бита управляющим сигналом с соответствующего выхода дешифратора 10 трибитов оказывается открытым один из восьми элементов И, сигналы с выходов которых суммируются с помощью элемента 26 ИЛИ.

В предложенной системе восемь исходных трибитов преобразуются в трехкратные биимпульсные сигналы в соответствии со следующим правилом:

Исходный трибит Выходной сигнал

00001111 00011110 01 111000 00111100 10000111 11000011 11110000 11100001

Сигнал с выхода кодирующего блока 2 через формирователь 3 сигнала и фильтр k передачи поступает на выход системы и далее в канал связи.

На приемной стороне поступающий сигнал после фильтрации в приемном фильтре 5 регенерируется регенератором 6 сигнала и поступает на вход декодирующего блока 8. Блок / синхронизации осуществляет тактовую и блочную синхронизацию, что необходимо для декодирования. При этом используется свойство принимаемого сигнала, состоящее в том, что вторая половина принимаемых слов является точной логической инверсией их первой половины .

Процесс декодирования трехкратного биимпульсного кода (8-разрядных слов) в исходные трибиты происходит по следующему правилу:

а, Ъ i где а

3

- а

Ъ. - Ь.

первый - третий символы получаемого трибита соответственно;значения символов первого - четвертого разрядов принимаемого 8- разрядного слова;

@ - суммирование по модулю два.

Управляющими сигналами с блока 7 синхрлг гриисходит поочередное открывание первого, второго, третьего и четвертого элементов И 27,29,31 и 36 при поступлении соответственно первого, второго, третьего и четвертого символов принимаемого слова. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 33 осуществляет операцию суммирования по модулю два. Величина задержки второго элемента 30 задержки составляет два тактовых интервала частоты поступающего сигнала. С помощью первого, третьего и четвертого элементов 28, 32 и 3 задержки производится необходимая расстановка во времени символов получаемого трибита. Суммирование символов трибита осуществляется элементом И 35.

Сигнал, передаваемый в канал связи, при использовании многократного биимпульсного кода занимает значительно меньшую полосу частот, чем в прототипе, что и обеспечивает повышение скорости передачи.

формула изобретения

Система передачи дискретной информации, содержащая на передающей стороне синхрогенератор и последовательно соединенные кодирующий блок, формирователь сигнала и фильтр передачи, выход которого является выходом системы, информационным входом которой является информационный вход кодирующего блока, а на приемной стороне - последовательно соединенные приемный фильтр и регенератор сигнала, блок синхронизации и декодирующий блок, выход которого является информационным выходом системы, входом которой является вход приемного фильтра, выход которого соединен с входом блока синхронизации, причем выход регенератора сигнала подключен к информационному входу декодирующего блока, отличающаяся тем, что, с целью повышения скорости передачи, на передающей стороне первый и второй управляющие входы кодирующего блока соединены с соответству.ощими выходами синхрогенератора, а на приемной стороне выходы блока синхронизации подключены к соответствующим сигнальным входам декодирующего блока

533013

10

15

20

25

при этом кодирующий блок состоит из последовательно соединенных блока задержки и дешифратора трибитов, элемента НЕ, шести делителей частоты на два, восьми элементов И и элемента ИЛИ, выход которого является выходом кодирующего блока, информационным и первым и вторым управляющими входами которого являются соответственно информационный и тактовый входы блока задержки и вход элемента НЕ, выход которого соединен с входом первого делителя частоты на два, прямой и инверсный выходы которого соединены с входами второго и третьего делителей частоты на два, прямые и инверсные выходы которых подключены к первым входам первого, второго, третьего и четвертого элементов И, причем прямой и инверсный выходы четвертого делителя частоты на два соединены с входами пятого и шестого делителей частоты на два, прямые и инверсные выходы которых подключены к первым входам пятого,шестого, седьмого и восьмого элементов И, вторые входы которых и вторые входы первого, второго, третьего и четвертого элементов И соединены с соответствующими выходами дешифратора трибитов, а выходы

первого - восьмого элементов И и вход четвертого делителя частоты на два подключены к входам элемента ИЛИ и входу элемента НЕ, при этом декодирующий блок состоит из последовательно соединенных первых элемента И и элемента задержки, последовательно соединенных вторых элементов И и элемента задержки, последовательно соединенных третьих элемента И и элемента задержки, последовательно соединенных элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и четвертого элемента задержки, элемента ИЛИ и четвертого элемента И, выход которого и выход второго элемента задержки подключены к входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, причем входы элемента ИЛИ соединены с выходами первого, третьего и четвертого элементов задержки, первые входы первого, второго, третьего и четвертого элементов И соединены с информацион- 55 ным входом декодирующего блока, выходом и сигнальными входами которого являются соответственно выход элемента ИЛИ и вторые входы первого, второго, третьего и четвертого элементов И.

30

35

40

15

50

Изобретение относится к электросвязи. Цель изобретения - повышение скорости передачи. Система содержит на передающей стороне синхрогенератор 1, кодирующий блок 2, формирователь 3 сигнала и фильтр 4 передачи, а на приемной стороне - приемный фильтр 5, регенератор 6 сигнала, блок синхронизации 7 и декодирующий блок 8. Цель достигается за счет того, что в данной системе сигнал, передаваемый в канал связи, при использовании многократного биимпульсного кода занимает значительно меньшую полосу частот, чем в прототипе. Даны примеры выполнения кодирующего и декодирующего блоков 2 и 8. 1 ил.