Устройство для передачи сигналов Советский патент 1984 года по МПК H04L3/02 

Изобретение относится к электросвязи и может использоваться в устр ствах передачи дискретных сигналов по кабелям связи. Известно устройство передачи сиг налов содержащее последовательно соединенные синхрогенератор и преобразователь бинарных сигналов, а также выходной согласующий блок {)j Однако известное устройство обла дает низкой помехоустойчивостью от фпуктуадионного шума. Наиболее б/щзким техническим решением к предлагаемому является устройство для передачи сигналов, содержащее последовательно соеди нен1ше синхрогенератор, преобразователь бинарКых сигналов, согласующий блок, фильтр и выходной .согласующий блок 27. Однако в известном устройстве помехоустойчивость невысокая, так как формируемый устройством дискpeTffiidt биимпульсный сигнал занимает достаточно широкую полосу частот. Цель изобретения повышение помехоустойчивости. Цель достигается тем, что в устро стве для передачи сигналов, содержащем последавательно соединенные синхрогенератор, преобразователь бинарных сигналов, согласующий блок фильтр и выходйой согласующий блок, второй и третий выходы синхрогенератора соединены с вторым и третьим входами преобразователя бинарных си налов, а преобразователь бинарных сигналов соде)жит последовательно соединенные первый элемент И, первый злемент ШШ, первый триггер, второй триггер, второй злемент ИЛИ, третий триггер, четвертый триггер, третий злемент ИЛИ, первый инвертор и второй элемент И, выход которого соединен с другим входом первого . элемента ИЛИ, выход первого триггера через второй инвертор соединен с первым входом третьего элемента И, выход которого соединен с вторым входом третьего элемента Ш1И, третий вход которого соединен с выходо четвертого элемента И, соединенным с вторым входом второго элемента ИЛИ, т тий вход которого соединен с выходом пятого элемента И, первый вход которого соединен с выходом первого триггера, первые входы первого элемента И,четвертого элемента ИДИ и че 872 вертого элемента И объединены и являются входом устройства, выход третьего триггера соединен с вторыми входами четвертого элемента ИЛИ и Четвертого элемента И, третий вход которого, второй вход третьего элемента И и второй вход пятого элемента И объединены и являются вторым входом преобраз вателя бинарных сигналов, третьим входом которого Является второй вход-второго элемента И, выход четвертого элемента ИЛИсоединен с объединеншдми третьими входамш третьего и пятого элементов И, выход пятого элемента И соединен с третьим входом второго элемента ШШ, второй ; вход первого элемента И явАяётся первым.входом преобразователя бйнарi&ix сигналов вшфдс кйторого является выход третьего элемента ШШ. На чертеже изображена структэт ная схема предлагаемого устройства. Устройство содержит прео азователь I бинарных сигналов, содержащий первый элемент И 2, первый злемент ИЛИ 3, первыА триггер 4, второй риггер 5, третий триггер 6, чет вертый триггер 7, второй инвертор 8, второй элемент ИЛИ 9, четвертый злемент ИЛИ 10, третий элемент ИЛИ 1, пятый элементИ 12, третий элемент И 13, четвертый элемент И 14, второй элемент И 15 и первый инвертор t6, а также синхрогенератор 17, выходной согласуюашй блок 18., фильтр 19, согласующий блок 20. Устройство работает следующим образом. С выхода источника информации на один вход элемента И 2 преобразователя 1 бннарных сигналов в трехкратные биимпульсшяе сигналы поступает случайная последовательjHocTb бинарных сигналов, длительное тыо Т каждый. На второй вход этого элемента поступают с первого выхода синхрогенератора 17 второй и четвертый импульс1я из каждых восьми тактовых импульсов, вырабатываемых с частотой / 8 В результате т зг при поступлении на вход устройства от источника информации трех символов а а а каждый длительностью Т на выходе элемента И 2 образуется последовательность импульсов Оа brfj 0000 каждый длительностью 3 ЗТ г, пW л -J. Здесь. О - импульс с нулевой 8 ; амплитудой, о - импульс с амплитудойа где k 1-3 -,номер импульса в исходном трибите, i 1,2... номер трибита в исходной информацио рой последовательности.Указанная пос 1едовательность с выхода элемента И через элемент ИЛИ 3 поступает на вход триггера 4 и далее через триг гер 5, элемент ИЛИ 9, триггеры 6 и - и элемент ИЛИ 11 .- на выход прео бразователя I. Следовательно, в течение первых пяти тактов частоты на выходе преобразователя 1 3i п .„й -.-появятся символы О, а в шестой такт символ 1( 0« . В следуюдай седьмой такт на выходе преобразователя 1 появится сиг ну Ь Oj (а +0) Ог О1з сигнал .формируется следующим образом. От источника информации в течение седь такта поступает символ О на один вход элемента ИЛИ 10, на второй вход которого в это время с выхода iтриггера Ъ поступает задержанный на три такта символ Oi, в результате на выходе элемента ШШ 1 образуется символ, амплитуда которо соответствует . Кроме того, в течение седьмО го такта сигнал Aj от Источшка йиформаций поступает н один вход элемента И 14, на второй вход которого поступает сигнал Q2 с выхода триггера 6, а на третий вход. - сигнал с второго выхода синхрогенератора 17, представляющий, собой каждый седьмой из восьми тактовых импульсов, В результате на выходе элемента И 14 каждый 7-й тактовый интервал появляется импуль с амплитудойОгДо,. С выхода элемен ИЛИ 10 сигнал поступает на второй вкоД элемента И 13, на первый вход которого в седьмой тактовый интервал с триггера 4 через инвертор 8 поступает сигнал а. На вход триггера 4 инвертированный сигнал о .поступает с выхода преобразователя где он появляется в шестой тактовый интервал, затем инвертируется в инверторе 16, подается на вход элемента И 15, на второй вход которого поступают первый, шестой, седьмой и восьмой тактовые импульсы с выхода синхрогенератора 17, следователь йо, в тестой тактовый интервал на выходе элемента И 15 появляется инве1)тированный сигнал ct , который 1874 через элемент ИЛИ 3 поступает на / -- вход триггера 4. - g тактовый интервал сиг„ появляется на выходе триг j третий Ьход элемента И „„ступает каждый седьмой такт сигнал от синхронизатора 17 Следовательно, на выходе элемента И 13 в седьмой тдктовый интервал появляется импульс с амплитудой dl, Л I а г V dj). Сигналы с выходов элементов И 13 и 14 поступают на второй и третий вхо|ДЫ элементов ИЛИ 11, и на выходе Iпреобразователя I при этом присутстf t- f чт i . д У сигналЬ ,уа).vaj/joij,. В следующий восьмой такт на выхое преобразователя появляется сигнал Qj, так как в предыдущий такт он бьш на входе триггера 7, седьмой такт появляется на его выходе и через элемент ИЛИ II проходит на -выход преобразователя I., I В девятый такт на выходе преобразователя I появляется сигнал Ь Q4a 4a2va,),). Формируется он следующим образом. Как уже отмечалось, в седьмой такт на выходе элемента ИЛИ 10 появляется сигнал OiVOj, а на выходе элемента И 14 - сигнал . Сигнал с выхода элемента И 14 через элемент ИЛИ 9 подается на вход триггера 6, а с выхода элемента ИЛИ 10 - на один вход элемента И 12, на второй вход которого подается каждый седьмой тактовый импульс с синхрогенератора 17, а на третий вход - инвертированный сигнала, с выхода триггера 4. Следовательно, на выходе элемента И 12 в седьмой тактовый интервал появляется сигнала, А (.) , котор, через схему ИЛИ 9 поДается,как и сигнал с выхода элемента И 14, на вход триггера 6. На входе триггера 6, следовательно, в седьмой тактовый интервал появляется сигнaлOv a,A(aJva,(a OJ кoTopЫй через два такта появляется на выходе триггера 7 и выходе преобразователя 1. С выхода преобразователя 1 сигиалы через инвертор 16 поступают на один вход элемента И 15, на второй вход которого поступают первый, шестой, седьмой и восьмой из каждых восьми тактовых импульсов, в результате последовательность нипентированных: сигналовЬ, . Ь , Ь и1,4 проходит на ВХОД линии задержки - элементы ШШ З.-и через четыре такта, т.е. в

десятый, одиннадцатый, двенадцатый тринадцатый тактовый интервалы в указанной последовательности появляются на выходе преобразователя 1.

Каждые последующие восемь тактов схема работает аналогично, причем на выходе устройства пербый симввл последующего слова следует

Исходная комбинация информационных символов

1П

НО

101

100

011

010

001

000 ,.

Основной лепесток энергетического спектра для используемого в предлагаемом устройстве трехкратного биимпульсного кода занимает полосу частот шириной в то время как основной лепесток спектра двукрjHoro биимпульсного кода {Ърототип) занимает полосу частот-f- - .

Шаходные сигналы преобразователя 1 бинарных сигналов через согласующий блок 20 поступают на вход фацьтра 19 с частотой среза ,

непосредственно за последним-символом предьщущего слова. При этом с помощью предлагаемого устройства каждые три символа исходной бинарн информационной последовательности преобразуются в 8-символьные слова длительности ЗТ трехкратного биимдульсного кода в соотношении:

..- -

Комбинация трехкратного биимпульсного кода

ППОООО И 100001 110000 И 100001 i .01111000 00111100

oooinio

0000 nil

чем обеспечивается уменьшение полосы тракта is 1,5 раза по сравнению с сигналом прототипа.

Выходной сигнал фильтра 19 чере выходной согласукящй блок 18, служапщй для согласования с кабелем, поступает на выход устройства дяя передачи сигналов.

Использование устройства повышает помехоустойчивость передачи бинарной информации за счет уменьшения полосы пропускания .

УСТР(Й1СТВО ДЛЯ ПЕРЕДАЧИ СИГЙАЖ)В, содержащее последовательно соединенные синхрогенератор, преобразователь бинарных сигналов, согласую1ЦИЙ блок, фильтр и выходной согласующий блок, отличающее с я тем, что, с целью повышения помехоустойчивости, второй и третий выходы синхрогенератора соединены с вторым и третьим вxoдa al преобразователя бинарных cHmanoBj а преобразователь бинарных сигналов содерxpiT последовательно соединенные первый элемент И, первый элемент ШШ, первый триггер, второй триггер, второй элемент ШШ, третий триггер, четвертый триггер, третий элемент ИЛИ, (Первый инвертор и второй элементИ, выход которого соединен с другим входом первого элемента ШШ выход .. первого триггера через второй инвертор соединен с первым входом третьего элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, третий вход которого соединен с выходом четвертого эле, мента Kf соединенным с вторым входом второго элемента ИЛИ, третий вход которого соединен с выходом пятого элемента И, первый вход которого соединен с выходом первого триггера, первые входы первого элемента И, четвертого элемента ИЛИ и четвертого элемента И объединены и являются входом устройства, выход 8 третьего триггера соединен с. вторыми взводами четвертого элемента ШШ и четвертого элемента И, третий вход которого, второй вход третьего элемента И и второй вход пятого элемента И объединены и являются вторым входом преобразователя бинарных сигналов, третьим входом которого является второй вхоД второго . элемента И, выход четвертого эле(мента ШШ соединён с объединенными третьими входами третьего и пятого ( ,элементов И, выход пятого элемента И соединен с третьим входом второго элемента ШШ, второй вход перво30 го элемента И является первым вхо |дом преобразователя бинарных сиг налов выходом которого является выход третьего элементаИЛИ.