Устройство для сопряжения каналов связи с ЭВМ Советский патент 1986 года по МПК G06F13/20 

Изобретение относится к вычислиельной технике и может использовать ся для сопряжения каналов связи, оканчивающихся аппаратурой передачи данных, с ЭВМ центра коммутации сообщений.

Целью изобретения является расширение класса решаемых задач путем обеспечения ввода в ЭВМ сообщений в порядке, определяемом их приоритетами.

На фиг.1 представлена блок-схема устройства; на фиг.2-3 - функциональные блока памяти входного сообщения и блока анализа приоритета входного сообщения; на фиг.А и 5 - функциональная схема блока коммутации; на фиг.6-У -функциональные схемы блока памяти выходных сообщений, блока элементов I-lTIFi, ячеек памяти, блока па- .мяти входного сообщения и памяти заголовка сообщения блока анализа приоритета входного сообщения; на фиг.10 и 11 - функциональные схемы узла управления блока коммутации и ячейки памяти блока памяти выходных сообщений.

Устройство (фиг.1) содержит информационные входы 1, предназначен- ные для побайтового приема информации от аппаратуры передачи данных (АПД)5 блоки 2 памяти входного сообщения, блоки 3 анализа приоритета входного сообщения, входы 4 синхронизации устройства, предназначенные для подачи сигналов синхронизации от АПД при побайтовой записи по входам I, блок 5 коммутации, выходы 6 готовности устройства, предназначенные для подачи к АПД сигнала готовности к передаче, блоки 7 памяти выходных сообщений, элемент 8 задержки, вход 9 опроса устройства, предназначенный для приема сигнала опроса от ЭВМ второй и первый элементы ИЛИ 10 и П выход 12 запроса устройства, предназначенный для передачи к ЭВМ сигнала запроса связи, блок 13 элементов ИЛИ информационный выход 14 устройства, дешифратор 15.

Блок 2 памяти входного сообщения содержит (фиг.2) ячейки 16 памяти, вход 17 чтения блока, элемент РШИ-НЕ

18, вькод 19 сигнала свободности бло-55 элементы И 87 и 88, распределитель ка, узел 20 элементов ИЛИ, информа- 89 импульсов, элементы И 90, элемент ционный выход 21 блока.

Блок 3 анализа приоритета входных сообщений содержит (фиг.З). дегаифраИЛИ 91 .

Ячейка 43 памяти (фиг.II) содержит первый и второй коммутаторы 92

торы 22 и 22 кодов начала сообщения и конца сообщения, память 23 заголовка сообщения, элем€ нт 24 задержки, первый триггер 25, элемент И 26, втог рой триггер 27, дещифратор 28 приоритета, группу выходов 29 кода приоритета.

Блок 5 коммутации содержит (фиг.4 и 5) демультиплексоры 30 и 3, выходы 32 первых демультиплексоров 30, узлы 33 управления, выходы 34 вторых демультиплексоров 31, мультиплексоры 35, выходы 36 второй группы выходов блока 5 (сигналы записи в блоки 7), выходы 37 узлов 33, элементы ИЛИ 38, выходы 39 мультиплексоров 36, элементы И 40, выход 41 генератора 42 тактовых импульсов.

Блок 7 памяти выходных сообщений содержит (фиг.6) ячейки 43 памяти, вход 44 чтения блока, элемент И 45, узел 46 элементов ИЛИ, информацион-- ный выход 47, элементы ИЛИ 48 и 49, выход 50 сигнала занятости, элемент ИЛИ 51, элемент 52 задержки, триггер 53, элемент И 54, выход 55 сигнала свободности памяти, вход 56 разрешения чтения и вход 57 сброса блока.

Блок 13 элементов ИЛИ содержит (фиг.7) элементы ИЛИ 58, число которых равно разрядности байтов информации .

Ячейки 16 памяти содержат (фиг.8) коммутаторы 59 и 60, элементы И 61 и 62, триггер 63, третий выход 64, элемент 65 задержки, элемент И 66, второй выход 67, первую группу информационных выходов 68, третий коммутатор 69, второй элемент 70 задержки, регистр 71, вторую группу информационных выходов 72 и первый выход 73.

Ячейка 23 памяти (фиг.9) содержит первый и второй коммутаторы 74 и 75, управляющий вход 76, элемент И 77, элемент 78 задержки, триггер 79, второй выход 80, регистр 81, первую группу информационных выходов 82, первый выход 83, вторую группу информационных выходов 84.

Узел 33 управления (фиг.10) содержит элементы И 85, элементы ИЛИ 86,

элементы И 87 и 88, распределитель 89 импульсов, элементы И 90, элемент

ИЛИ 91 .

Ячейка 43 памяти (фиг.II) содержит первый и второй коммутаторы 92

и 93, первый и второй элементы И 94 и 95, второй управляющий вход 96, третий и четвертый элементы И 97 и 98, третий управляющий вход 99, пятый элемент И 100, вход 101 сброса, первый триггер 102, первый выход 103 первый элемент 104 задержки, второй триггер 105, четвертый выход 106, второй выход 107, первую группу информационных выходов 108, третий коммутатор 109, второй элемент 110 задержки, регистр I1, третий элемен 112 задержки, третий выход 113, вторую группу информационных выходов lT4.

Устройство работает следующим образом.

Информация в устройство от отдельных комплектов аппаратуры передачи 20

данных (АПД) поступает в параллель- , ном коде, например в виде байта информации, по входам I. Блоки 2 рассчитаны на хранение одного сообщения, состоящего, например из К байт. Од- 25 новременно с информацией в устройство поступают-синхронизирующие сигналы записи по входам 4. Из каналов поступают сообщения следующего формата: в начале сообщения передаются служеб-30 ные байты об адресе сообщения и прочая служебная информация, затем передается байт Начало сообщения (НС), далее группа байтов, несущих информацию о приоритете сообщения, затем байты собственно сообщения и в заключение байт Конец сообщения. В блоки 2 заносятся полностью все сообщения, а в ячейки 23 блоков заносятся только байты, несущие информа- 40 цию о приоритете сообщения. Запись байтов приорисгета в ячейки 23 памяти каждого блока 3 производится только после приема и дешифриро35

вания дешифратором 22 байта Нача-- 45 сигналов через элемент И 87, разрело сообщения . При этом через элемент 24 задержки (фиг.З) переключается в состояние 1 триггер 25, потенциал с выхода которого разрешает прохождение сигнала записи с входа 4 через элемент И 26 на вход записи ячейки . 23 .

Следующие за байтом Начало сообщения байты кода приоритета заносятся в соответствующие ячейки 23, пос- ле чего на выходе 80 (фиг;9) последней ячейки 23 появляется сигнал, который запрещает прохождение сигнала записи через элемент И 26. После приO

5

0

5

0 0

5

ема последнего байта сообщения - байта Конец сообщения и дешифрования этого байта дешифратором 22, переключается в состояние I триггер 27 (фиг.З), на выходе которого формируется сигнал запроса на выход 6. Дешифрирование номера приоритета производится дешифратором 28. При этом на одном из его выходов 29 появляется сигнал, соответствующий номеру приоритета сообщения, хранящегося в данном блоке 2.

В блоке 5 сигнал приоритета, поступающий по одной из линий входа 29, разрешает прохождение на соответствующий выход демультиплексора 30 (фиг.4 и 5) сигнала запроса, поступающего от блока 3 по входу 6, а через демультиплексор 31 - прохождение информационных сигналов, поступающих от блока 2 по входу 21.

Таким образом, на входы каждого узла 33 поступают сигналы запроса р наличии .сообщений одного приоритета, которые получены от разных АПД, а на входы 34 каждого мультиплексора 35 - информационные сигналы сообщений одного приоритета.

В узле.33 при получении сигнала : запроса (фиг.10) по одному или нескольким линиям входа 32 через элемент ИЛИ 86 разрешается прохождение сигналов генератора 42 по тактовому входу 41 через элемент И 87 на распределитель 89, Сигналы на выходах распределителя 89 возникают последовательно во времени. При совпадении сигнала запроса на линии входа 32 с соответствующим сигналом распределителя 89 во времени на выходе одного из элементов И 85 появляется сигнал, который через элемент ИЛИ 91 запрещает прохождение тактовых

шает прохождение сигналов через элементы И 90 и прохождение тактовых сигналов через элемент И 87 на выход 36. Эти сигналы являются сигналами записи для соответствующего блока 7, собирающего сообщения данного приоритета.

Сигналы выходов 37 узла 33 несут информацию о номере блока 2, с которого в дальнейшем переписывается информация в блок 7 через мультиплексор 35.

Эти же сигналы через соответствующий элемент ИЛИ 38 поступают на вход

элемента И 40, разрешая прохождение сигналов т-енератора 42 на вьгход 17 блока 5, которые являются сигналами чтения (опроса) соответствующего блока 2.

По этим сиг налам в блоке 2 через узел элементов ИЛИ 20 (фиг.2) по выходу 21 выдается последовательно содержимое ячеек 16 блока 2,

После освобождения всех ячеек памяти блока 2 на выходе элемента ИЛИ-НЕ 18 появляется сигнал, по которому производится сброс ячеек 23 и триггеров 25 и 27 блока 3 (фиг.З). Отсутствие сигнала на выходе 6 является сигналом готовности блока 2 к приему нового сообщения от А11Д.

Одновременно со считыванием информации с ячеек 16 блока 2 происходит ее запись через демультиплексор 31 и мультиплексор 35 блока 5 последовательно в ячейки 43 одного из блоков 7.

Объем каждого из блоков 7 рассчитан на несколько сообщений, которые могут поступить по одному и тому же или разным каналам связи. Сообщения записываются в этот блок в порядке . их поступления у образуя очередь.

Считывание информации из ячеек 43 (фиг.6) блоков 7 производится по сигналам опроса, поступающим от ЭВМ по входу 9 устройства. Сигналы опроса могут поступать только при наличии сигнала запроса на выходе 12 устройства, который возникает, если появляется сигнал запроса на выходах 50 одного или нескольких блоков 7.

Опрос блоков 7 производится поочередно, в соответствии с номером приоритета.

Сообщение считывается полностью, даже если в процессе считьшания сообщения из некоторого блока 7 появляется сигнал запроса от другого блока 7, имеющего более высокий приоритет

Формула изо бретения

1. Устройство для сопряжения каналов связи с ЭВМ, содержащее блок коммутации, первый блок памяти выходных сообщений, дешифратор и два элемента ИЛИ, отличающееся тем, что. с целью расширения класса решаемых задач, в него введены mблоков памяти входного сообщения, группа блоков анализа приоритета вход

5

0

5

ного сообщения, n-J блоков памяти выходных сообщений, блок элементов ИЛИ и элемент задержки, причем информационные входы i-x () блока памяти входного сообщения и блока анализа приоритета входного сообщения подключены к информационному выходу i-ro канала связи, синхронизирующий выход и вход готовности которого подключены соответственно к входу записи i-ro блока памяти входного сообщения и синхровходу i-ro блока анализа приоритета входного сообщения и к выходу готовности i-ro блока анализа входного сообщения, входом сброса соединенного с выходом признака обнуления 1-г о блока памяти входного сообщения, а группой выходов кода приоритета - с i-й группой адресных входов ;блока коммутации, информационный вы- Ход i-ro блока памяти входного сообщения и выход готовности i-ro блока анализа приоритета входного сообщения подключены к i-му информационному входу блока коммутации, вход чтения i-ro блока памяти входного сообщения соединен с i-м выходом первой группы блока коммутации, j-й выход второй группы которого (, w) соединен с информационным входом и входом записи j-ro блока памяти выходного сообщения, информационный выход и выход сигнала занятости которого подключены соответственно к j-м вхо-5 дам блока элементов ИЛИ и первого г элемента ИЛИ, выходы которых подключены соответственно к информационному входу и входу запроса ЭВМ, вход разрешения чтения j-ro блока памяти выходных сообщений соединен с выходом признака обнуления (j-l)-ro блока памяти выходных сообщений, а вход сброса - через элемент задержки с выходом второго элементе ИЛИ, первый вход

Которого соединен через дешифратор с информационным выходом блока элементов ИЛИ,, а второй вход - с выходом признака обнуления п-го блока памяти выходных сообщений, входы чтения блоков памяти выходных сообщений и вход разрешения чтения первого блока памяти выходных сообщений соединены с выходом сигнала опроса ЭВМ.

0

0

0

2. Устройство по п. 1, о т л и - чающееся тем, что каждый блок анализа приоритета входного сообщения содержит память заголовка сообщения, информационным выходом соединеннуго с входом дешифратора приоритета, выход которого является выходом кода приоритета блока, два триггера, дешифратор кода начала сообщения, дешифратор кода конца сообщения, элемент И и элемент задержки, причем вход сброса памяти заголовка сообщения соединен с входом сброса блрка и входами установки первого и второго триггеров, а информационный вход и вход записи соответственно с ин- :формационным входом блока и выходом элемента И, первый, прямой и нн

версныи входы которого соединены соответственно с синхровходом блока и выходом занятости памяти заголовка сообщения, а второй прямой вход - с выходом первого триггера, входом сброса подключенного через элемент задержки к выходу дешифратора кода начала сообщения, вход-которого соединен с информационным входом блока и через дещифратор кода конца сообщения с входом сброса второго триггера, выход которого является выходом готовности блока.

) Изобретение относится к области вычислительной техники и может быть использовано для сопряжения каналов связи, оканчивающихся аппаратурой передачи данных, с ЭВМ центра коммутации сообщений. Целью изобретения является расширение класса решаемых задач путем обеспечения ввода в ЭВМ сообщений в порядке, определяемом их приоритетами. Цель достигается тем, что в устройство, содержащее блок коммутации, блок памяти выходных сообщений, дешифратор и два элемента ИЛИ, введены группа блоков памяти входного сообщения, группа блоков памяти выходных сообщений, группа блоков анализа выходного сообщения, блок элементов РШИ и элемент задержки. 1 з.п. ф-лы : 11 ип. i (Л to 00 сх sj 00

.

Фмг.1

19

21

m L

I 6i I

/k t

23, 5 5

I (I

7 Ч 77 фуг. 2

Фиг.З

Фыг.

$f 39 36 if

14

Фиг.

7

50 5S

00 57 56

Фаг.б

2

/A .

ft

67 6 7J

Фиг.8

36

J7

..

-

37„

1 I 83

TFT

5ff, I |5(7г{-|да/п

LB

I gg I I g5; I gSrl v.fy

/ГФ1

«/

JZ, Jf/--

«/& /0

gSrl v.fy

/ГФ1

Редактор В.Иванова

Составитель В.Вертлиб

Техред л.Олейник Корректор Е.Рошко

Заказ 6840/48 Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 1I3035, Москва, , Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

Фиг.П