Регистр сдвига Советский патент 1990 года по МПК G11C19/36 

iQjffl4

Изобретение относится к вычислительной технике и может быть использовано при построении регистров сдви- га.

Цель изобретения - снижение потребляемой МОЕПЮСТИ и упрощение регистра сдвига.

i На чертеже изображена функциональная схема регистра сдвига.

Регистр сдвига содержит ячейки 1 памяти, каждая из которых состоит из элемента И 2, элемента ИЛИ на диодах 3, 4 и накопительного конденсатора 5, формирователь 6 тактовых импульсов, состоящий из элемента ИЛИ-НЕ 7, инвертора 8 и элемента И 9. Вход ячейки 1 памяти имеют входы 10 и выходы 11, формирователь 6 тактовых импульсов имеет вход 12 сброса, тактовый вход 13 и выходы 14 и 15.

В ячейке 1 памяти элемент ИЛИ может быть выполнен на диодах 3 и 4, причем аноды диодов 3 и 4 являются входами элемента ИЛИ, а объединенные катоды - выходом элемента ИЛИ. Такое выполнение элемента ИЛИ позволяет уменьшить емкость конденсатора 5 при практической реализации устройства, однако в случае применения микросхемы, например, серии К155, у которой отсутствие потенциала на входе эквивалентно наличию на нем 1, необходимо включение резистора 16 между входом элемента И и шиной нулевого потенциала. Если в ячейке 1 памяти использовать обычный логический элемент ИЛИ, то надобность в резисторе 16 отпадает, но в этом случае емкость конденсатора 5 возрастает, так как при наличии О на выходе элемента ИЛИ конденсатор 5 разряжается через выход этого элемента значительно быстрее. Одновременно увеличивается ток потребляемый ячейкой 1 памяти.

Регистр сдвига работает следующим образом.

В исходном состоянии на выходах всех ячеек 1 - О, на входах 12 и 13, выходах элементов 8, 9 и на выхо- де 15 - О, на выходе элемента ИЛИ- НЕ 7 и выходе 14 -. 1.

При подаче 1 на вход 10 первой ячейки 1 памяти конденсатор 5 начинает заряжаться. Как только напряжение на нем достигнет уровня 1, на выходе элемента И 2 формируется высокий уровень напряжения, которое поступает на выход 11 этой ячейки 1, на вход

JQ

(5 20

25 ,39 Q , 45

-«

,

35

10 второй ячейки 1 и через диод 3 на вход элемент И 2 первой ячейки 1. При этом конденсатор 5 первой ячейки 1 разряжается, а конденсатор 5 второй ячейки 1 заряжается. Так как на объединенных входах элементов И 2 четных ячеек 1 памяти - О, то вторая ячейка 1 не возбуждается.

При подаче па тактовый вход 13 высокого уровня напряжения на выходе элемента ИЛИ-НЕ 7 и на выходе 14 формируется О, нечетные ячейки 1 памяти обнуляются, на выходе инвертора 8 и на выходе элемента И 9 появляется 1, которая поступает на третий вход элемента ИЛИ-НЕ 7 и на вторые входы элементов И 2 четных ячеек 1 памяти. Так как на первом входе элемента И 2 второй ячейки 1 уровень 1 поддерживается за счет энергии заряженного конденсатора 5 этой ячейки 1, то на ее выходе формируется высокий уровень напряжения, которое через диод 3 поступает на первый вход элемента И 2 этой ячейки и на анод диода 4 последующей (третьей) ячейки 1. Вторая ячейка 1 блокируется, конденсатор 5 этой ячейки 1 разряжается, а конденсатор 5 последующей ячейки 1 заряжается.

При снятии сигнала с тактового входа 13 на выходе элемента И 9 и на объединенных входах элементов И 2 четных ячеек 1 формируется О, вторая ячейка 1 обнуляется. Затем на выходе элемента ИЛИ-НЕ 7 и на вторых входах элементов И 2 нечетных ячеек памяти формируется 1. Третья ячейка 1 памяти возбуждается согласно описанному выше. Если на вход 12 сброса подать 1, а на входе 13 при этом оставить сигнал О, то произойдет обнуление всех ячеек 1 регистра сдвига.

Отметим, что если необходимо производить запись числа в регистр сдвига параллельным кодом, то это можно осуществить через третьи входы (не показаны) элементов ИЛИ ячеек 1.

Формула изобретения

Регистр сдвига, содержащий формирователь тактовых импульсов, состоящий из элемента И и инвертора, выход которого соединен с первым входом элемента И, ячейки памяти, каждая из которых состоит из элемента И и эле515398416

мента ИЛИ, выход которого соединен сщ и и с я тем, что, с целью снижения первым входом элемента И ячейки, вы-потребляемой мощности и упрощения ре- ход которого соединен с первым входомгистра, в каждую ячейку памяти введен элемента ИЛИ, второй чход элементанакопительный конденсатор, выводы ко- ИЛИ кавдой ячейки памяти, кроме пер-торого соединены с первым входом и вы- вой, соединен с выходом элемента Иходом элемента ИЛИ ячейки соответст- предьщущей ячейки памяти, а второйвенно, а в формирователь тактовых им- вход элемента ИЛИ первой ячейки памя-пульсов введен элемент ИЛИ-НЕ, выход ти регистра является информационным Qкоторого соединен с входом инвертора входом регистра, выходы элементов Иформирователя и вторыми входами эле- ячеек памяти регистра являются выхода-ментов И нечетных ячеек памяти, первый ми регистра, вторые входы элементоввход элемента ИЛИ-НЕ является входом И четных ячеек памяти регистра соеди-сброса регистра, второй вход соединен нены с выходом элемента И формирова- с вторым входом элемента И формирователя тактовых импульсов, вторые входытеля и является тактовым входом реги- элементов И нечетных ячеек памяти ре-стра, а третий вход соединен«с выходом гистра объединены, отличаю-элемента И формирователя.

Изобретение относится к вычислительной технике и может быть использовано при построении регистров сдвига. Цель изобретения - снижение потребляемой мощности и упрощение регистра. Поставленная цель достигается тем, что в каждой ячейке 1 памяти регистра содержится накопительный конденсатор 5, а в формирователе 6 тактовых импульсов - элемент ИЛИ-НЕ 7 с соответствующими связями. Элемент ИЛИ-НЕ 7 обеспечивает формирование тактового сигнала на нечетные ячейки 1 памяти регистра без использования триггера и элементов задержки. Возможность возникновения сбоя при этом исключается конденсаторами 5, которые не допускают переключения ячейки 1 памяти регистра, пока тактовый сигнал не достигнет определенного уровня. 1 ил.