Универсальный Д(Т)-триггер Советский патент 1990 года по МПК H03K3/286 

Изобретение относится к импульсной технике и может быть использовано в автоматике и вычислительной технике при производстве пересчетных схем сдвигающих и параллельных регистров, а также в различных циЛровых устройствах.

-Цель изобретения - повышение быстродействия и упрощение устройства.

Па чертеже представлена электрическая схема предлагаемого универсального П(Т)-триггера.

Устройство содержит ведомую ступень на первом и втором элементах И-НЕ 1 и 2 и ведущую ступень, первый и второй входы 3 и 4 которой соединены соответственно с информационным и синхронизирующим входами устройства. Первый вход 3 ведущей ступени подключен к эмиттерам соответственно первого и второго транзисторов 5 и 6 базы которых соответственно через первый и второй резисторы 7 и 8 соединены с анодами первого и второго диодов Потки 9 и 10 и с первым выводом третьего, резистора 11. Второй вывод последнего подключен к шине 12 питания, соединенной через четвертый резистор 13 с коллектором перво- го транзистора 14, подключенным к аноду первого диода Истки 9 и через tпятый резистор 15 - к базе второго транзистора 16, коллектор которого соединен с катодом второго диода Ыотки 10, через шестой резистор 17 - с базой первого транзистора 14 и через седьмой резистор 18 - с шиной питания. Эмиттеры первого и второго транзисторов 14 и 16 соединены с вторым входом 4 ведущей ступени. База второго транзистора 16 подключена к коллектору третьего транзистора 19, эмиттер которого соединен с общей шиной 20. К последней через восьмой резистор 21 подключена база третьего транзистора 19. Коллекторы первого и второго транзисторов 5 и 6 передач информации соединены соответственно с базами первого и третьего транзисторов 14 и 19 с Установочные нулевой 22 и единичный 23 входы устройства подключены соответственно к катодам третьего 24 и четвертого 25 диодов Шотки, аноды которых подключены соответственно к катодам второго 10 и первого 9 диодов Шотки и к первым вхоцам 26 и 27 соответственно первог и втооого элементов И-НЕ 1 и 2 ведо0

5

0

5

0

5

0

5

0

5

мой ступени. Второй вход 28 первого элемента И-НЕ 1 соединен с прямым выходом 29 устройства и выходом второго элемента И-НЕ 2, второй вход 30 которого подключен к инверсному выходу 31 устройства и к выходу первого элемента И-НЕ 1.

В(Т)-триггер работает следующим образом.

Пусть на синхровход поступает сигнал С 1, т.е. высокий уровень напряжения, который приводит к отсечке базовых токов первого и второго транзисторов 14 и 16, их запиранию и установке на их коллекторах высоких потенциалов независимо от состояния информационного D-входа. В этих условиях подача на нулевой установочный R-вход 22 нулевого потенциала (R 0} приводит к открыванию диода 24 Шотки и установлению на коллекторе транзистора 16 и первом входе первого элемента И-НЕ 1 напряжения нулевого уровня, равного падению напряжения на диоде 24 Шотки иш ciO,35 В, которое приводит к выключению элемента И-НЕ 1 и установке на его выходе единичного уровня (1 на Q-выходе триггера). Последний совместно с высоким потенциалом (единичным) коллектора транзистора 14 образует на обоих входах второго элемента И-НЕ 2 единицы, что приводит к включению последнего и появлению нулевого уровня на Q-выходе триггера, поступающего на второй вход первого элемента И-НЕ 1 и поддерживающего его в выключенном состоянии (Q 1) после снятия-сигнала R 0, т.е. при С 1 предлагаемый D(T)-триггер надежно устанавливается в 0 по R-входу. Аналогично он устанавливается в 1 по S-входу.

Для случая С 0, когда на второй вход 4 ведущей ступени поступает нулевой уровень напряжения, один из транзисторов 14 или 16 открыт и на соответствующем коллекторе присутствует нулевой потенциал, блокирующий через диод 9 или 10 базы транзисторов 5 и 6, что исключает подачу информа- 1ционного сигнала D на базы транзисторов 14 и 16. В этом случае подача установочного сигнала R через диод 24 на коллектор транзистора 16 и первый вход элемента И-НЕ 1 или подача сигнала S через диод 25 на коллектор транзистора 14 и первый вход элемента

И-НЕ 2 надежно устанавливает на обоих выходах нулевой или единичный уровень (Q 0 или Q 1), который будет устойчивым, благодаря действию блокирующих связей с коллекторов транзисторов 14 и 16 через диоды 9 и 10 на базы транзисторов 5 и 6.

Следовательно, установка предлагаемого D(T)-триггера в нулевое или единичное состояние по внешним сигналам R или S осуществляется надежно и устойчиво, вне зависимости от значений информационного (D) и син10

диода 10, и базовый ток транзистор 5 и 6 течет через резистор 11, дио 10 и открытый транзистор 16 на С-в триггера, что приводит к закрывани транзисторов 5 и 6, и дальнейшие изменения информации на D-входе не могут изменить состояние ведущей с пени. Одновременно нулевой потенци (коллекторный) транзистора 16, воз действуя на первый вход элемента И-НЕ 1, переключает триггер ведомо ступени на элементах И-НЕ 1 и 2 в нулевое состояние, при котором на

хронизирующего (С) сигналов на входах 15 ходе Q устанавливается 0, т.е. по

0

диода 10, и базовый ток транзисторов 5 и 6 течет через резистор 11, диод 10 и открытый транзистор 16 на С-вход триггера, что приводит к закрыванию транзисторов 5 и 6, и дальнейшие изменения информации на D-входе не могут изменить состояние ведущей ступени. Одновременно нулевой потенциал (коллекторный) транзистора 16, воздействуя на первый вход элемента И-НЕ 1, переключает триггер ведомой ступени на элементах И-НЕ 1 и 2 в нулевое состояние, при котором на выходе Q устанавливается 0, т.е. по

Изобретение относится к импульсной технике и может быть использовано в пересчетных схемах, сдвигающих и параллельных регистрах. Цель изобретения - повышение быстродействия и упрощение устройства. Устройство содержит триггер на элементах И-НЕ 1, 2 и вудущую ступень. Для достижения цели ведущая ступень выполнена на транзисторах 5, 6 передачи информации, транзисторах 14, 16, транзисторе 19, резисторах 7, 8, 11, 13, 15, 17, 18, 21, диодах 9, 10 Шотки. 1 ил.

триггера.

Запись информации в предлагаемый D(T)-триггер происходит следующим образом.

Если сигнал С 1, то переходы база - эмиттер обоих транзисторов 14 и 16 заперты, а на их коллекторах устанавливаются высокие потенциалы - 1, которые не воздействуют на элементы И-НЕ 1 и 2 ведомой ступени, т.е. при С 1 D(Т)-триггер находится в режиме хранения ранее записанной в его ведомую ступень информации, а ведущая ступень находится в режиме стирания информации, поступившей в n-м предыдущем такте. При этом высокие коллекторные потенциалы его транзисторов 14 и 16 запирают диоды 9 и 10 Шотки, разрешая поступление сигнала D на базу первого транзистора 14 через транзистор 1 и на базу транзистора 16 через ключ, на транзистор 6 передачи информации и транзистор 19

Если сигнал D О (С 1), то базовый ток через резистор 11 открывает транзисторы 5 и 6, которые своим открытым переходом коллектор - эмиттер шунтируют базы транзисторов 14 и 19. При этом транзистор 19 заперт, а на базе транзистора 14 - нулевой потенциал, который меньше порога открывания его перехода база - эмиттер. Поэтому после окончания единичного сигнала и поступления его отрицательного фронта (С 0) транзистор 14 остается запертым и на его коллекторе сохраняется высокий потенциал, который, воздействуя через резистор 15 на базу транзистора 16, открывает последний (так как транзистор 19 заперт) и на его коллекторе устанавливается нулевой потенциал.

Нулевой потенциал на коллекторе транзистора 16 приводит к открыванию

0

5

0

5

0

5

0

5

отрицательному фронту сигнала С в В(Т)-триггер записывается нулевая информация D 0.

Если сигнал D 1 (С 1), то переходы база - эмиттер транзисторов 5 и 6 заперты, а высокий потенциал с шины 12 питания Et через резисторы 11, 7 и 8 и переходы база - коллектор транзисторов 5 и 6 поступает на базу транзисторов 14 и 19. Последний открывается и шунтирует базу транзистора 16. Под действием этого потенциала с поступлением отрицательного фронта сигнала С на эмиттер транзистора 14 в его базу течет ток через резистор 11, который приводит к откоыванию транзистора 14, в базу которого втекает одновременно ток через резистор 17 с коллектора транзистора 16, оставшегося запертым, и который поддерживает транзистор 14 в открытом состоянии после того, когда открывается диод 9 и ток через резистор 11 начинает втекать в коллектор открытого транзистора 14. Переходы база - коллектор и база - эмиттер транзисторов 5, 6 и 19 при этом закрываются, т.е. дальнейшие изменения информации на D-входе триггера не могут влиять на состояние его ведущей ступени, в которую записалась информация D 1. Одновременно нулевой коллекторный потенциал транзистора 14, воздействуя на первый вход элемента И-НЕ 2, переключает триггер ведомой ступени в единичное состояние, при котором на выходе Q устанавливается 1, т.е. по отрицательному фронту сигнала С в D(T)- триггер записывается единичная информация D 1.

Для надежной работы ведущей ступени предлагаемого D(T)-триггера должны соблюдаться следующие условия:

при записи 1 U U + U0, (1) при записи 0 IL. v/ U0 + U, (2)

где - пороговое напряжение открывания перехода база - эмиттер транзисторов 14, 16, 19, равное примерно 0,6 В; UQ - пороговое напряжение откры-

вания диодов 9 и 10; U0 - значение остаточного напряжения открытых транзисторов 5, 14, 16; UD - значение нулевого уровня

сигнала D.

Согласно этим условиям, а также из соображений быстродействия диоды 9 и 10, а также диоды 24 и 25 выбраны типа Шотки и имеют пороговое напря жение примерно 0,35 В.

Кроме указанного режима записи и хранения информации предлагаемый D(Т)-триггер может работать в счетном режиме при соединении его инверсного Q-выхода с входом D и подаче счетных 1 импульсов на вход С, а также он может использоваться в разрядах сдвигающего регистра. При этом выход Q предыдущего разряда соединяется с D-входом последующего, а С-входы всех разрядов соединяются с шиной синхронизации регистра.

Формула изобретения

Универсальный D(T)-триггер, содержащий в ведомой ступени триггер на первом и втором элементах И-НЕ со сложным инвертором, первый вход первого из которых соединен с первым выходом ведущей ступени, второй выход которой соединен с первым входом второго элемента И-НЕ, «прямой и ин- версный выходы, соединенные соответственно с выходами второго и первого

Q

5

п

5 0

5

0 .,-

элементов И-НЕ, в ведущей ступени - первый, второй и третий транзисторы и с первого по четвертый резисторы, информационный D-, синхронизирующий С-входы, которые соответственно подключены к первому и второму входам ведущей ступени, установочные нулевой и единичный входы, отличающийся тем, что, с целью повышения быстродействия и упрощения , введены четыре диода Шотки и с пятого по восьмой резисторы, первый и второй входы ведущей ступени соединены с эмиттерами соответственно первого и второго транзисторов, базы которых соответственно через первый и второй резисторы подключены к анодам первого и второго диодов Шотки и первому выводу третьего резистора, второй вывод которого подключен к шине пищания, с которой через четвертый резистор соединен коллектор первого транзистора, подключенный к катоду первого диода Шотки и через пятый резистор - к базе второго транзистора, коллектор которого соединен с катодом второго диода Шотки, через шестой резистор - с базой первого транзистора и через седьмой резистор - с шиной питания, эмиттеры первого и второго транзисторов подключены к второму входу ведущей ступени, база второго транзистора соединена с коллектором третьего транзистора, эмиттер которого соединен с общей шиной, к которой через восьмой резистор подключена база третьего транзистора, коллекторы первого и второго транзисторов соединены соответственно с базами первого и третьего транзисторов, установочные нулевой и единичный входы подключены к катодам третьего и четвертого диодов Шотки, аноды которых соединены соответственно с первым и вторыми выходами ведущей ступени.