Устройство для предварительной обработки информации Советский патент 1990 года по МПК G06F3/05 

15

Сг

а к

Ј

элемент 7 задержки, первый коммута тор 8, второй 11 и третий 14 коммутаторы, второй лрифметический блок 13, блок 12 постоянной памяти, регистр Ю признаков и дешифратор 9. Возможность реализации реакции имитируемого объекта на управляющие сигналь), без изменения заранее подготовленных дан- нЬгх, описывающих состояние объекта управления, позволяет в значительной степени сократить аппаратурные затра15629004

ты и стоимость работ при отладке и испытании широкого класса, систем управления технологическими процессами. Кроме того, появляется возможность значительно расширить область применения устройства за счет использования его при отладке и испытаниях как информационно-советующих (справочных) JQ так и управляющих автоматизированных систем, а также при использовании в имитаторах с обратной связью. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано при проведении отладки, тестирования и испытаний систем управления технологическими процессами, а также в составе различного типа имитаторов и тренажеров, работающих в комплексе с ЭВМ. Целью изобретения является расширение функциональных возможностей за счет обеспечения возможности корректировки информации по заранее заданному закону. Устройство содержит блок 1 ввода, блок 2 буферной памяти, блок 3 памяти, счетчик 4 времени и арифметический блок 5, шифратор 6, элемент задержки 7, первый коммутатор 8, второй 11 и третий 14 коммутаторы, второй арифметический блок 13, блок 12 постоянной памяти, регистр 10 признаков и дешифратор 9. Возможность реализации реакции имитируемого объекта на управляющие сигналы без изменения заранее подготовленных данных, описывающих состояние объекта управления, позволяет в значительной степени сократить аппаратурные затраты и стоимость работ при отладке и испытании широкого класса систем управления технологическими процессами. Кроме того, появляется возможность значительно расширить область применения устройства за счет использования его при отладке и испытаниях как информационно-советующих (справочных), так и управляющих автоматизированных систем, а также при использовании в имитаторах с обратной связью. 1 ил.

Изобретение относится к вычислительной технике, может быть использовано при проведении отладки и испыта- ний систем управления технологическими процессами, а также в составе различного типа имитаторов и тренажеров, работающих в комплексе с ЭВМ, и является усовершенствованием изобретения по авт.св. № 1062684.

Целью изобретения является расширение функциональных возможностей устройства за счет возможности корректировки информации по заранее за- данному закону.

На чертеже приведена блок-схема устройства для предварительной обработки информации.

Устройство содержит блок 1 ввода, блок 2 буферной памяти, блок 3 памяти, счетчик 4 времени, первый арифметический блок 5, шифратор 6, элемент 7 задержки, первый коммутатор 8, дешифратор 9, регистр 10 признаков, второй коммутатор 11, блок 2 постоянной памяти, второй арифметический блок 13, третий коммутатор 14, позициями 15 - 19 обозначены выходы и Входы устройства.

Работа устройства основана на вычислении в момент поступления запросов от ЭВМ значения воспроизводимого йналогового сигнала на участке интерполяции, заданном кодом его начала, конца и длительности, а также коррекции (изменении) заданного значения в соответствии с заранее заданным законом при поступлении команда от ЭВМ. Количество каналов преобразования зависит только от объема используемой Памяти, а также разрядности шифратора и коммутатора, определяющей возможности адресации.

5

0

5

0

0

45

0

55

В каждый момент времени в устройстве хранится информация двух кадров - текущего и последующего, Каждый кадр содержит коэффициенты, определяющие значения аналоговых сигналов в узлах интерполяции и величину интервала интерполяции Ј; , общую для всех каналов преобразования, а также массив величин задержек выдачи информации для каждого канала, выбранных так, что время получения ЭВМ информации в ответ на запрос соответствует времени прохождения ее через систему устройств связи с объектом.

По истечении интервала интерполяции текущего кадра начинается отсчет времени последующего кадра, а в устройство вводится информация для нового кадра, такое обновление информации происходит независимо от наличия или отсутствия запросов от ЭВМ.

Принцип реакции устройства на управляющие воздействия заключается в изменении коэффициентов (мгновенных значений переменных) в конце участка (кадра) интерполяции, хранящихся в первом блоке 3 памяти. Изменение реализуется вторым арифметическим блоком 13 в соответствии с заданным законом, код которого хранится в блоке 12 памяти и представляет собой значение D;, на которое необходимо изменить заданное значение К;, и код операции X;;

В простейшем случае второй арифметический блок реализует операции сложения, вычитания, умножения и деления . Множество кодов {D;, X;1 для каждого канала, подлежащего изменению, предварительно заносится в блок управляющей памяти (ПЗУ).

5

При поступлении адреса команды,управления, сопровождаемой сигналом Запись, на вход 19 дешифратор 9 выдает -код, содержащий одну 1, которая записывается (по поступившему сигналу Запись) в соответствующий разряд регистра 10 признаков, регистрируя поступившую команду управления по определенному адресу. В любой момент времени может выполняться только операция выдачи управления или опроса состояния переменных, поэтому отсутствие сигнала записи является разрешением чтения регистра 10 признаков.

Устройство работает следующим образом.

В исходном состоянии в блоке 3 памяти хранятся коэффициенты Кв и К для всех каналов преобразования и соответствующие им величины задержек. Величина интервала интерполяции первого кадра Ј; занесена в первый арифметический блок 5 и счетчик 4 времени. Информация второго кадра, т.е. коэффициенты К всех каналов преобразования, соответствующие величины задержек и величина интервала интерполяции второго кадра, находится в блоке 2 буферной памяти.

При поступлении на вход 17 команды запроса от внешнего устройства (ЭВМ) шифратор 6 вырабатывает код, поступающий на вход блока 3 памяти как адрес ячейки памяти, на управляющий вход первого коммутатора 8 как номер канала. Значения коэффициентов, выбранные по адресам, сформированным шифратором 6, с выхода блока 3 памяти пос-. тупагот непосредственно на первый арифметический блок 5 через третий коммутатор.14 при отсутствии зарегистрированного управления на регистре 10 признаков.

Арифметический блок 5 по полученным значениям коэффициентов KQ и К, значению Ј, и значению текущего времени на интервале интерполяции t, , поступающему со счетчика 4 времени, определяет значение аналогового сигнала в момент опроса в виде кода

Z К0+ ()-, который с выхода

первого арифметического блока 5 поступает на первый информационный вход первого коммутатора 8.

С первого выхода блока 3 памяти на вхол элемента 7 задержки, выпол10

15

629006

ненного на базе счетчика, поступает код, определяющий время задержки выдачи сигнала в ответ на внешний запрос. С выхода элемента 7 задержки 5 сигнал поступает на вход разрешения переключения коммутатора 8, на управляющем входе которого установлен код номера канала с выхода шифратора 6,определяющий адрес ввода информации во внешнее управляющее устройство. Поскольку информация кадра сохраняется в памяти устройства неизменной до конца отработки интервала интерполяции, т.е. до заполнения счетчика 4, запрос от внешнего устройства может повторяться по другому или прежнему каналу, а на выходе 18 первого коммутатора 8 получают новые значения сиг- 20 налов в точке опроса.

По окончании заполнения счетчика 4 на его управляющем выходе 15 формируется запрос информации для очеред-

25 ного кадра. По этому запросу на вход 16 блока 1 ввода от внешнего источника информации поступают коды очередного кадра информации и записываются в блок 2 буферной памяти. При этом коэффициенты, определяющие значения сигналов и времена задержек для очередного кадр-а, переписываются из блока 2 буферной памяти в блок 3 памяти, а значение интервала интерполяции поступает в арифметический блок 5 и

35 счетчик 4 времени.

В любой произвольный момент времени от внешнего управляющего устройства на вход 19 дешифратора 9 может поступить адрес (номер канала) элемента управления,на который выдается команда управления. С выхода дешифратора 9 на вход регистра 10 признаков поступает позиционный код, содержащий одну 1, которая и записывается в соответствующий разряд регистра признаков по сигналу Запись, поступающему с внешнего источника при обращении к какому-либо устройству регулирования. Таким образом, наличие 1 в каких-либо разрядах регистра 10 признаков индицирует выданную команду управления по соответствующему адресу.

30

0

5

В процессе функционирования с шифратора 6 периодически выдается на блок 3 памяти код, определяющий ад

pec опрашиваемого каналар который также поступает на блок 12 памяти и второй коммутатор 11, который в зависимости от поступившего кода с шифратора 6 разрешает прохождение на выход значения соответствующего разряда регистра 10 признакоё. Если в данном разряде записана 1 (т.е. зафиксировано управляющее воздействие), что является разрешением чтения блока 12 памяти, по которому на вход второго арифметического блока 13 поступают выбранное из блока 12 памяти значение первого операнда DJ и код операции Хц (сложить, вычесть, разделить, И, ИЛИ), на второй вход второго арифметического блока поступает считанное из блока 3 памяти значение коэффициента К{. Второй арифметический блок 13 выполняет заданную операцию К-, KjXjD,.H выдает новое (скорректированное на заданную величину) значение К; через третий коммутатор 14 на первый арифметический блок 5, третий коммутатор 14 переключается в соответствующее положение, разрешая прохождение информации, поступающей на второй вход при наличии 1 входе

наличии U на управляющем входе третьего коммутатора 14, значение К с блока 3 памяти передается через третий коммутатор 14 на вход первого арифметического блока 5 без изменений. В дальнейшем устройство функционирует в соответствии с указанным алгоритмом.

на уго управляющем В противном случае, т.е при О

0

5

0

5

Формула изобретения

Устройство для предварительной обработки информации по авт. св. № 1062684, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет возможности корректировки информации по заранее заданному закону, в него введены второй и третий коммутаторы, второй арифметический„блок, блок постоянной памяти, регистр признаков и дешифратор, вход которого является вторым управляющим входом устройства, а выход соединен с информационным входом регистра признаков, вход разрешения записи которого соединен с вторым управляющим входом устройства, выход регистра признаков соединен с информационным входом второго коммутатора, управляющий вход которого соединен с выходом шифратора, а выход - с управляющим входом третьего коммутатора и входом разрешения чтения блока постоянной памяти, адресный вход которого соединен с выходом шифратора, выход блока постоянной памяти соединен с первым входом второго арифметического блока, второй вход которого соединен с первым информационным выходом блока памяти и с первым информационным входом третьего коммутатора, второй информационный вход которого соединен с выходом второго арифметического блока, выход третьего коммутатора соединен с первым входом первого арифметического блока.