Устройство для сопряжения периферийного устройства с ЭВМ Советский патент 1990 года по МПК G06F13/00 

Изобретение относится к вычислительной технике и может быть применено при построении информационно-измерительных систем с использованием ЭВМ с общей шиной и периферийныхсистем с прямой адресацией регистров устройств.

Цель изобретения - повышение надежности за счет обеспечения аппаратного оперативного контроля работы.

На фиг.1 представлена структурная схема устройства для сопряжения; на фиг.2 - 6 - схемы первого дешифратора, блока управления обменом, регистра управления, второго дешифратора и второго коммутатора соответственно.

Устройство содержит (фиг.1) первый дешифратор 1, регистр 2 управления, предназначенный для хранения номера периферийной подсистемы, сигналов разрешения прерывания и признаков результата операций периферийной системы, блок 3 управления обменом,управляющий операциями обмена с ЭВМ и периферийной системой, первый коммутатор 4, осуществляющий коммутацию группы разрядов адресов общей шины ЭВМ с группой адресов регистров устройств и кода операции периферийной системы, причем коммутация производится из условия получения наиболее , коротких программ ЭВМ, регистр 5 но|мера, задающий номер устройства со-, пряжения, первый блок 6 усиления,свя зывающий устройство с общей шиной ЭВМ, второй блок 7 усиления, связьтвающий устройство с общей шиной (магистралью) периферийной системы, общую шину 8 ЭВМ, общую пипу (магистраль) 9 периферийной системы, узел 10 захвата магистрали, реализующий операцию захвата общей шины ЭВМ,регистр 11 адреса, задаюгций диапазон . адресов периферийной системы, второй .дешифратор 12, второй коммутатор 13,

осуществляющий коммутацию кодд, состояния триггера сбоя и кода, заданного регистром 5. номера, с группой разрядов данных общей шины ЭВМ, элементы ИЛИ 14 и 15, элементы И 16 и 17, триггер 18 сбоя и адресный селектор 19.

Первый дешифратор 1 (фиг,2) состоит из элемента 20 сравнения и дешифратор 21 .

Блок 3 управления обменом образуют (фиг.З) элементы И 22-24, элементы ИЛИ 25 и 26, элементы 27 и 28 задержки, элементы И 29 и 30, элемент НЕ 31 и триггер 32.

Регистр 2 управления содержит (фиг.4) выходу 33, коммутатор 34, регистр 35, элемент НЕ 36, элемент ИЖ 37 и элемент 38 задержки.

Второй дещифратор 12 (фиг.5) выполнен на дешифраторе 39.

Второй коммутатор 13 содержит (фиг.6) элементы И 40-44, элементы НЕ 45 и 46 и элемент И-ИЛИ 47.

Общая шина ЭВМ представляет собой унифицированную систему связей и сигналов между процессором, оперативной памятью и устройствами сопряжения с периферийными устройствами и системами. Связь между устройствами, участвующими в операции на общей шине, асинхронна. Магистраль периферийной системы представляет собой унифицированную систему связей и сигналов между периферийной системой и блоком управления, фу 1кции которого реализует предлагаемое устройство. Периферийная система может состоять из одной или нескольких подсистем, каждая из которых содержит группу устройств.- Каждое устройство может содержать группу адресуемых регистров. Кроме того, к общей шине ЭВМ может быть подключено несколько предлагаемых устройств сопряжения, к каждому Из которых подсоединена своя периферийная система.

Устройство для сопряжения предназначено для согласования несовместимых сигналов двух интерфейсов. Большинство сигналов общей шины интерпретируется в соответствующие сигналы периферийной магистрали.

Устройство работает следующим образом.

Работа предлагаемого устройства при выполнении операций ввода-вьшода аналогична работе известного. Рассмотрим работу устройства при распределении адресньк линий А(0)...А(17) общей шины ЭВМ, например, следутош м образом: разряды А(17)-А(12) указывают начало диапазона адресов периферийной системы, подключенной с помощью устройства сопряжения; разряды А(11)-А(8) определяют адрес периферийного устройства У(8,4,2,1); разряды А(7)-А(4) определяют адрес регистра устройства Р(8,4,2,1); разряды А(3)-А(0) определяют четыре разряда кода операции Ф(8,4,2,1). Пятый разряд кода операции, идентифицируюшдй основной тип операции (записи или чтения), соответствует сигналу признака операции общей шины ЭВМ.

При принятой системе адресации периферийная подсистема может содержать до 16 периферийных устройств, каждое из которых может иметь до 16 регистров.

Исходя из условия минимального использования адресов ЭВМ собственны схемы устройств для сопряжения (с номером один) -адресуются следующим образом: регистр управления по У(0), Р(0); схема управления режимом обработки требований по У(0), Р(1), где У(0) и Р(0) обозначают нулевое значение разрядов номеров устройства и регистра. При организации в одном диапазоне адресов периферийной системы к общей щине ЭВМ может быть подключено до восьми таких устройств сопряжения, использующих следующие адреса для собственных: схем: У(0), У(П-1), У(0), У(2П-1), где П - номер устр .йства сопряжения. Каждая из подключенных периферийных подсистем использует 2К адресов (К 1024), так как разряды А(0)-А(11) определяют адрес регистра и устройства и код операции (четьфе разряда). Остальная часть адресов ЭВМ отводится под адреса ячеек оперативной памяти и регистры системных периферийных устройств При этом к каждому устройству сопряжения может быть подключено от одной до восьми периферийных подсистем (но неболее восьми к ЭВМ), для идентификации которых в регистре 2 зарезервировано соответствующее число разрядов для хранения номера периферийной подсистемы.

Устройство осуществляет обмен данными между регистрами устройств периферийной системы и оперативной 5 памятью ЭВМ под управлением програм мы с использованием прерьшаний. В с ответствии с программой определяетс момент передачи данных и инициирует ся первый этап. На линиях общей шин ЭВМ выставляется следующая информация: код записи, на адре.сных линиях адрес регистра 2 в соответствии с номером устройства сопряжения и кодом начала диапазона адресов периферийной системы, на линиях данных код, соответствующий номеру периферийной подсистемы и сигналу разреше ния прерывания, после фиксированной выдержки синхросигнал. Адресный селектор 19 анализирует поступающий через блок 6 из общей шины 8 адрес и срабатьшает, если этот адрес входит в диапазон адресов периферийной системы, заданной регистром 11. При этой включается коммутатор А и принятый адрес поступает на вход пер вого дешифратора 1 и через блок-7 в общую шину 9. Поступивший из коммутатора 4 адрес дешифрируется в соответствии с номером устройства сопряжения, заданным регистром 5, в дешифраторе 1. Дешифратор 1 определя ет, что адрес относится к регистру 2 управления, и посылает в блок 3 сигнал разрешения обмена информацией ЭВМ с регистром 2. Затем блок 3 получает через блок 6 усиления из общей шины 8 код операции записи и син хррсигнал и посыпает в регистр 2 сиг нал записи данных, поступающих из блока 6 на входы регистра 2. После записи данных в регистре 2 блок 3 вы рабатывает ответный синхросигнал и посыпает его ерез блок 6 в общую шину 8. ЭВМ получает этот синхросигнал, снимает сигнал синхронизации, а затем данные, адреса и сигналы управления. После снятия синхросигнала устройство снимает ответный синхросигнал; на этом первый этап иницииро вания операции ввода-вывода заканчи- вается. В результате в регистре 2 хранится код номера периферийной., под системы и сигнал Разрешение прерьюа ния. Затем ЭВМ начинает вьтолнять второй этап инициирования операции ввода-вывода, посыпая через устройство в один из регистров периферийного устройства управляющую информацию для его запуска. Для этого ЭВМ помещает на линии общей шины адрес данной периферийной системы, код за9писи, адрес периферийного устройства и его регистра, а также соответствую ющие четыре разряда кода операции, после фиксированной задержки синхросигнал. Адресный селектор 19 срабатывает и вклют 1ает коммутатор 4. Адрес поступает на вход дешифратора 1, определяющего, что адрес относится к адресам периферийной системы и посьшающего в блок 3 сигнал разре-шения запуска цикла на периферийной магистрали. Блок 3, получив из общей шины ЭВМ через блок 6 код записи и синхросигнал, инициирует цикл периферийной магистрали, передавая через блок 7 в общую шину 9 номер периферийной подсистемы из регистра 2, код записи и синхросигнал. Р1з общей шины 8 в общую шину 9 через блоки 7 и 6 непосредственно по линиям данных поступает дополнительная информация для периферийного устройства, а через коммутатор 4 - разряды номера периферийного устройства и номера регистра. После выполнения операции адресуемая периферийная подсистема выставляет синхросигнал и сигналы ответа, которые через блок 7 передаются соответственно в блок 3 и регистр 2. Блок 3 стробирует прием сигналов ответа в соответствующие разряды регистра 2, а затем снимает информацию и синхросигнал, заканчивая операцию на магистрали периферийной системы. По снятии сигналов периферийная подсистема снимает синхросигнал, после чего блок 3 передает через блок 6 в общую шину ЭБЙ ответный синхросигнал и затем заканчивает операцию на общей шине. Этим завершается второй этап инициирования операции ввода-вывода в периферийном устройстве. Значение сигнала ответа, хранящегося в регистре 2, может быть считано ЭВМ при обращении к регистру 2 по чтении. В этом случае содержимое регистра 2 по сигналу из блока 3 поступает через блок 6 в ЭВМ. Информация о состоянии периферийного устройства, хранящаяся непосредственно в регистре периферийного устойства, может быть также считана ЭВМпри рбращении к регистру периферийой системы по чтении. В этом случае одержимое регистра периферийного стройства при выполнении цикла периерийной магистрали поступает по линиям данных через блоки 7 и 6 непосредственно в ЭВМ. После инициирования операции ввода-вывода в периферийном устройстве ЭВМ продолжает выполнение основной программы. Рассмотрим процедуру передачи данных в регистр устройства периферийной системы, которое в данный момент имеет запрос. Сигнал запроса по стуцает из магистрали 9 :через блок 7 на вход элемента И 17. Х1 а«ящийся в регистре2 сигнал Разрешение прерывания передается на другой вхо элемента И 17, разрешая прохождение iepes злементИ 17 сигнала запроса. С выхода элемента И 17 сигнал запроса поступает через элемент ИЛИ 15 в узе,й ТО захвйта магистрали. Появление сигнала запроса запускает узел 10, который, обмениваясь управляющим сигналами с ЭВМ через блок 6, выполняет операцию; захвата общей шины и прерывания текущей программы. При этом узел 10 формирует сигнал разрет шения выдачи запросного слова, поступающий на вход управления коммута тора 13. С выхода коммутатора 13 в общую шину через блок 6 поступает запросное слово,сформированное регистром 5.-В результате ЭВМ переходит к программе обслуяетвания прерьша ния от данного устройства сопр яжения йПрограмма начинает обычно свою ра с поиска причины прерывания в периферийной системе,:1шеющей в данifOM. случае одну общую линию запроса. Для этого ЭВМ инициирует операци считывания из периферийной системы запросного слова, устанавливая ад р.ес; схемы управления режимом обработки требования в соответствии с .номером устройства сопряжения, и после фиксированной задержки синхросигнала поступивший из общей шины ЭВМ адрес схемы управления режимом обработки прерывания проходит через коммутатор А на вход дешиф ратора 1j который устанавливает его соответствие .адресу схемы управления и посьшает в блок 3 сигнал, по которому в периферийной магистрали начинается цикл режима обработки требования. Для этого блок 3 передает через блок 7 в магистраль 9 сигналы выборки всех подсистем и сигнал считывания запросов, по которому блок управления каждой подсистемы (или периферийного устройства), хранящий сигнал запроса, помещает на JJинии данных магистрали 9 коды,индентифицируюище источники запросов в подсистеме. На линиях данных устанавливается, таким образом, запросное слово системы. По получении синхросигналов от всех блоков управления подсистемами блок 3 устанавливает ответный синхросигнал, после .приема которого ЭВМ считывает запросное слово с линий данных магистрали через блоки 7 и 6. ЭВМ заканчивает операцию на общей- шине, а блок 3 - на магистрали периферийной системы. Затем ЭВМ по программе осуществляет поиск источника запроса на обработку требования в зависимости от принятого в периферийной системе принципа идентификации источников запросов. После определения программным способом номера регистра периферийного устройства, запрашивающего данные для передачи, ЭВМ организует операцию передачи из опёративной памяти слова данных в этот регистр устройства или приема данных из регистра аналогично описанной процедуре инициирова- . ния операции ввода-вывода. При появлении сбоя или неисправности в процессе вьтолнения операции ввода-вывода предлагаемое устройство работает следующим образом. I . При инициировании обмена данными между регистрами . устройств периферийной системы и оперативной памятью ЭВМ под управлением программы адрес регистра поступает из общей шины ЭВМ черр-З блок 6 и коммутатор 4 на вход дешифратора 1. На выходе дешифратора в зависимости от кода адреса ре-, гистра могут сформироваться следующие три типа сигналов: или сигнал обращения к регистру 2 управления (к собственным регистрам устройства сопряжения), или сигнал запуска цикла периферийной магистрали, -или сигнал обращения к схеме управления режимом обработки требования. Все эти сигналы поступают на блок 3 для его запуска по приходу из обшей шины ЭВМ синхросигнала на выполнение цик-ла обмена. Кроме того, эти сигналы одновременно поступают на элемент ИЛИ 14, на выходе которого формируется объединенный сигнап обращения ЭВМ через данное устройство для сопряжения к регистрам. С выхода элемента ИЛИ 14 сигнал обращения постуэлемента И 16. пает на вход На второй вход второго дешифратора 12 из блока 6 поступает информа ция о выдаче на общую шину ЭВМ ответ ного синхросигнала каким-либо устройством (другим устройством сопряжения, оперативной памятью или системными периферийными устройствами), подключенным к общей шине. На первый вход второго дешифратора 12 поступает- ответный синхросигнал, формируемь1Й блоком 3 по окончании цикла периферийной магистрали или обращения к собственным регистрам и схемам Так как связь меяоду устройствами, участвующими в операг ии на общей шине, асинхронна, то при одновременном обращении (вследствие неисправностей или сбоев) к регистрам периферийной системы, подключенной через данное устройство сопряжения (или к собственным схемам или регистрам устройства) , и к регистрам системных периферийных устройств (или к ячейкам оперативной памяти или другому аналогичному устройству сопряжения,подключенного к общей шине ЭВМ) ответны синхросигнал от регистров системных периферийных устройств может появить ся Д.О выдачи блоком 3 обмена ответного синхросигнала через блок 6 в об щую шину ЭВМ. Эту ситуацию определяет второй дешифратор 12, который ана лизирует состояние общей шины ЭВМ и магистрали периферийной- системы. При этом деши4ратор 12 на своем выходе формирует сигнал запуска узла 10 захвата магистрали только лишь в случае, когда присутствует сигнал, поступающий из блока 6, на его втором входе и отсутствует сигнал на первом входе, подключенном к выходу блока 3 При наличии сигнала обращения, посту пающего на один из входов элемента И 16 от элемента ШШ 14, .сигнал с вы хода дешифратора 12 проходит на вход установки триггера 18 сбоя и устанавливает последний в единичное.состояние. Одновременно этот сигнал через элемент HJDi 15 запускает узел 10 захвата магистрали, который выпол няет операции захвата общей шины ЭЗМ и прерывания текущей программы. При этом на разрешающем выходе узел 10 формирует сигнал, включакнций--коммута тор 13 на передачу в ЭВМ по линиям данных общей шины через блок 6 запросного слова,сформированного реги стром 5 и модифицированного триггером 18 сбоя. После приема запросного слова в ЭВМ узел 10 сбрасывает сигнал управления коммутатором 13 и возвращается в исходное состояние.Так как сигнал управления коммутатором 13 поступает также на вход сброса триггера 18. сбоя, то по сбросу этого сигнала возвращается в исходное состояние и триггер 18. В результате ЭВМ переходит к программе обслуживания прерывания от данного устройства сопряжения по сбою или неисправности. В этом случае, если данное устройство для сопряжения выдает в общую шину ЭВМ ответный синхросигнал раньше других устройств на общей шине, то сбой обнаруживает другое аналогичное устройство,, имеющее подобную схему контроля, к которому одновременно обратилась ЭВМ. Формула изобретения 1. Устройство для сопряжения периферийного устройства с ЭВМ, содержащее блок управления обменом, регистр управления, первый дешифратор, первый коммутатор, регистр номера, два блока усиления, причем группа информационных входов-выходов первого блока усиления образует группу входов-выходов устройства для подключения к группе информационных,адресных и командных входов-выходов ЭВМ, группа информационных входов-выходов второго блока усиления образует группу входов-выходов устройства для подключения к группе информационных, адресных и командных входов-выходов периферийного устройства, при этом первая группа информационных выходов ёторого блока усиления и группа выходов регистра управления соеди- нены с первой группой информационных входов первого блока усиления, первая группй информационных выходов которого соединена с первой группой информационных входов регистра управления и с первой группой информационных входов второго блока усиления, вторая rjaynna. информационных выходов которого соединена с второй группой информационных входов регистра управления, грзшпа синхровходов и первый выход которого соединены соответственно с. первой группой выходо.в и с первь5Н входом логического условия блока управления обмеком, вторая группа выходов и первая группа входов логического условия которого соединены соответственно с второй группой информационных входов и третьей группой информационньЕх: выходов второго блока З силения, третья -гругта информационных входов которого соединена спервой группой информационных входов, первого дешифратора и с группой информационных выходов первого коммута тора, группа информационных входов кЬтсррго соединена с - второй группой информационных выходов первого блока усиления, группа выходов регистра но мера соединена с второй группой информационных входов первого дешифратора, отличающееся тем, что, с повышения надежности за счет обеспечения аппаратного оперативного контроля работы, в устройство введены адресный селектор, второй коммутатор, регистр адреса, узел захвата агистрали, второй дешифратор, триггер c6oHj два элемента И, два элемента ИЛИ, при этом третья группа выходов блока управления обменом соединена с- гтервой гр; Т1пой информационных входов второго дешифратора и с второй группой информационных входов первого блока усиления, третья группа информационных выходов ко торого соединена с втор9й группой входов логического условия блока управления обменЪМз второй, третий, четвертый входы логического условия которого соединены соответственно с .первым, вторым,, третьим выходами пер вого дешифратора и с первым, вторым, третьим входами первого элемента ИЖ, выход которого соединен с первы входом первого элемента И, второй вход которого соединен с выходом второго дешифратора, вторая группа информационных входов которого соединена с четвертой группой информационных вькодсв первого блока усиления , информаи онньм выход и информац онный вход которого соединены соотве ственно с входом подтверждения захва та к с выходом загфоса захвата узла захвата магистрали, разрешающий выход которого соединен с нулевым входом триггера сбоя и с управляющим входом второго коммутатора, группы информационных входов и выходо дрто рого соединены соответственно с группой выходов регистра номера и с первой группой информационных входов первого блока усиления, управляющий вход первого коммутатора соединен с выходом адресного селектора, первая и вторая группы информационных входов которого соединены соответственно с группой выходов регистра адреса и с второй группой информационных выходов первого блока усиления, вход запроса захвата узла захвата магистрали соединен с выходом второго элемента ИЛИ, первый вход которого соединен с выходом второго элемента И, первый вход которого соединен с информационным выходом второго блока усиления, информационный вход второго коммутатора соединен с выходом триггера сбоя,единичный вход которого соединен с выходом первого элемента И и с вторьм входом второго элемента ИЛИ, второй выход регистра управления соединен с вторым входом второго элемента И. 2. Устройство по П.1, отличающееся тем, что блок управления обменом содержит триггер, пять элементов И, два элемента ИЛИ, элемент НЕ, два элемента задержки, причем первый вход первого элемента ИЛИ, второй вход первого элемента РШИ, соединенный с первым входом первого элемента И, и нулевой вход триггера образуют первую группу входов логического условия блока, первый вхотз; второго элемента И, второй вход второго элемента И, соединенный с первыми входами третьего и четвертого элементов И, образуют вторую группу входов логического условия блока, третий вход первого элемента ИЛИ является первым входом логического условия блока, третий вход второго элемента И соединен с первым входом второго элемента ШБi и является вторым входом логического условия блока второй вход третьего элемента И соединен с вторым входом второго элемента ИЛИ и является третьим входом логического условия блока, второй вход четвёртого элемента И соединен с третьим вхо-. дом второго элемента И.1Ш и является четвертью входом логического условия блока, выход первого элемента задержки, первые входы первого элемента ИЛИ и.второго элемента И образуют первую группу выходов блока, выход

первого элемента И, выход триггера и первый вход второго элемента И образуют вторую группу выходов блока, выходы второго элемента задержки и пятого элемента И образуют третью :группу выходов блока, при этом в блоке управления обменом второй вход первого элемента И соединен с выходом элемента НЕ, вход которого соединен с синхровходом триггера и с

выходом второго элемента И, выход первого элемента ИЛИ соединен с первым входом пятого элемента И, второй вход которого соединен с выходом второго элемента ИЛИ, выходы третьего и четвертого элементов И соединены соответственно с входами первого и второго элементов задержки, информационный вход триггера соединен с- шиной единичного потенциала устройства.

Изобретение относится к вычислительной технике и может использоваться при построении информационно-измерительных систем с ЭВМ с общей шиной и периферийных систем с прямой адресацией регистров устройства. Целью изобретения является повышение надежности за счет аппаратного оперативного контроля работы. Устройство содержит блок управления обменом, два дешифратора, два коммутатора, узел захвата магистрали, триггер сбоя, регистр управления, адресный селектор, регистр адреса, регистр номера, два элемента ИЛИ, два элемента И. 1 з.п. ф-лы, 6 ил.

«о

Фиг.2

/Г2

Фиг. 5

«гэ

to

2C

tiO

tt7

5 I

Фиг.6

«J