Устройство для сопряжения ЭВМ с внешними устройствами Советский патент 1989 года по МПК G06F13/24 

Изобретение относится к вычисли- тельной технике и может быть использовано в управляющих вычислительных комплексах и информационно-измерительных системах с применением ЭВМ с интерфейсом Общая шина и внешних устройств,-использующих другие интерфейсы.

Цель изобретения - повьшение быстродействия устройства.

Устройство позволяет по дключать любые внешние устройства, адреса которых указаны в регистре адресов внешних устройств, к внепроцессорно- Му уровню прерываний и в соответствии с командами, записанными в р.егистр команд, выполнять операции записи или чтейия с адресованными устройствами до полной передачи заданного массива в регистры (или из регистра) , адреса которых указаны в регистре адресов регистров внешних устройств, при этом остальные внешние устройства автоматически переключены не только на программный уровень прерывания, но и на внепроцессорный уровень прерывания.

Первый интерфейс Общая шина представляет собой унифицированную систему магистральных связей для адресов, данных и управляющих сигналов между процессором, оперативной памя-

1501077

тью и устройствами для сопряжения с внешними устройствами и системами. Связь между устройствами, участвующими в операции обмена на Общей шине асинхронна.

Второй интерфейс представляет со- бой унифицированную систему магистральных св язей для данных, адресов регистров и внешних устройств, управляющих сигналов и сигналов лреры- ваний, радиальных связей для выборки устройств, сигналов прерываний-и запросов внепроцессорного обмена между внешними устройствами и блоком управления, функции которого.реализует предлагаемое устройство,, Внешние устройства могут содержать группу внешних устройств. Каждое вкеганее устройство может содержать группу . адресуемых регистров.

Устройство осуществляет через первый блок усиления обмен данными между ЭВМ, использующей первый интерфейс, и внешними Устройствами периферийной системы, подключенной к второму интерфейсу через второй блок усиленияj в режиме программного обмена, в .режиме прерываний на програм

мном уровне и в режиме прерываний на внепроцессорном уровне.

На фиг о 1 представлена структурная схема предлагаемого устройства для сопряжения; на фиг 2 и 3 - струк турная схема блока управления .обме- ном; на фиг, 4 - структурная схема узла записи; на фиг„ 5 - структурная схема узла чтения| на фиг, 6. - структурная схема блока прерывания для внепроцессорного обмена

Устройство содержит (фнг„ 1) де шифратор 1 адреса, блок 2 программных прерываний, блок 3 управления обменом, блоки 4 и 5 усиленияэ ре гистр 6 командэ регистр 7 адресов внешних устройств, нервый коммутатор 8 запросов внепроцессорного обмена5 первый коммутатор 9 программных за просов, регистр 10 текущего адреса общей шины, регистр 11 длины массива мультиплексор 12-данных, узел 13 записи, узел 14 чтения, первую 15 и вторую 16 группы элементов Ид второй мультиплексор 17 адреса, блок 18 прерывания для внепроцессоркого обме на, селектор 19 адрес.а, регистр 20 адреса, первый коммутатор 21 а,цреса, уПервьй мультиплексор 22 адреса-5 второй коммутатор 23 адреса, второй

0

0

5

0

0

S

5

0

коммутатор 24 запросов внепроцессорного обмена, регистр 25 адресов регистров внешних устройств-, дешифратор 26 команд, дешифратор 27 состояния, элемент ИЛИ 28, груйпы входов- выходов 29 и 30 для подключения соответственно к ЭВМ и внешним устрой- ствамо

Блок 3 управления обменом включает- (фиг„ 2 и 3) триггер 31, мультиплексор 32,- элемент.ИСКЛЮЧАКЩЕЕ ИЛИ 33, элемент И 34 элемент НЕ 35, элемент 36 задержки, элемент И 37, элементы 38-40 з адаржки, мультиплексоры-селекторы -41 и 42s .элемент 43 задержки, одновибратор 44, элементы 45 и 46 задержки, элемент И 47, элемент ИЛИ 48, элемент И 49j триггеры 50 и 51, элемент I-i 52, одновибратор 53J элемент ИЛИ 54, триггер 55, одновибратор 56, элемент И 57, элемент ИЖ 58, элемент 59., элементы И.60 и 61J мультиплексор 62 и эле-, мент 63 задержки .

Узел 13 записи образуют (фиг-,4) элементы И 64-6,8 „

Узел 14 чтения содержит (фиг.5) шифратор 69, элемент ИЛИ 70 и эле- ыент И 71. .

Блок 18 прерывания для непроцбс- сорного обмена (фиг 6) выполнен в вщ1,е элемента И 72., элементо.в РЩИ 73 и 743 триггеров .75-77 и элементов И 78-81;

Блак 2 Программных прерываний, обмениваясь управляющими сигналами с ЭВМ через первьй блок 4 усиления, выполняет операцию захвата общей шины ЭВМ и прерывание текущей програм- Инициализация блока 2 осзтцествля- ется путем подачи На входы блока 2 . запросных сигналов на прерывание соответственно от самого устройстйа ,для сопряжения или от внешних усу- ройств периферийной системь, .подключенной к данному устройству Код, поступающий с регистра 20 на третий вход блока 2, в соответствии с номе- .ром устройства для сопряжения модифицирует запросные слова, идентифицирующие источники запросов на программное прерывание в системе и выдаваемые блоком 2 в ЭВМ,

Блок 3 управления обменом работает в четырех режимах, В первом ре- .етме блок 3 вьшолняет функции исполнителя (пассивного устройства) на общей шине ЭВМ, во втором режиме5

функции исполнителя на общей шине и задатчика (активного устройства) на периферийной магистрали, в третьем режиме - функции задатчика на; общей шине ЭВМ и на периферийной магистрали, ч четвертом режиме - функции задатчика на общей шине ЭВМ и исполнителя на периферийной магистрали. Задание первого и второго режи мов осуществляется сигналами, приходящими на вход логического условия и на третью группу входов логического условия блока 3. Сигнал с выхода селектора 19 адреса, поступающий на вход логического условия блока 3, включает второй режим работь блока 3 и позволяет обращаться к регистрам внешних устройств периферийной системы, подключенной к данному устройству. Сигнал с выхода дешифратора 1 включает первьй режим работы блока 3 и позволяет обращать.ся к собственным регистрам данного устройства Сигнал, приходящий с группы выходов дешифратора 27 на пятую группу входов логического условия блока 3, включает третий или четвертый режим работы блока 3 в зависимости от состояния второй группы выходов регист- рд 6 команд после з.ахвата общей шины для внепроцессорного обмена и передачи управления шиной блоком 18 блоку 3 через дешифратор 27. Сигнал, приходящий на четвертую группу входов логического условия блока 3, запрещает блошку 3 формировать в третьем режиме работы блока 3 после окончания цикла обмена на общей шине сигнал, поступающий с первой группы выходов блока 3 на группу установочных входов блока 18 для сброса его в исходное состояние. Сигнал с второго выхода блока 3 формируется блоком 3 после окончания цикла обмена на общей шине в третьем режиме работы и поступает на стробирующий .вход дешифратора 26 команд, который по приходу этого сигнала изменяет на единицу содержимое регистров 10 и 11 и (в зависимости от кода операции регистра 6 команд) регистра 25, Сигнал с первого выхода блока 3 формируется при обрэ-пшнии ЭВМ или устройства для сопряжения к регистрам внешних устройств периферийной системы, подключенной к Данному устройству, для включения второго мультиплексора 17 адреса и выдачи адреса

010776

регистра, поступающего с общей шины или с регистра 25, в шину адреса пе- риферийной магистрали. Сброс блока

3 в исходное состояние после окончания работы в третьем режиме осуществляется по сигналу, приходящему на пятую группу входов логического условия блока 3 и формируеьюму после

10 установки выхода регистра 6 в состояние логического нуля. Код операции, . приходящий от внешнего устройства на вторую группу входов логического условия блока 3 при его работе в чет15 вертом режиме, идентифицирует тип операции на общей шине (запись или чтение) и режим обмена (монопольный и или мультиплексньй). При этом, в случае монопольного режима обмена в

20 блоке 3 запрещается выдача сигнала, поступающего с первой группы выходов блока 3 на группу установочных входов блока 18 для сброса его в исходное состояние после окончания цикла

25 обмена. Сброс блока 3 в исходное состояние после окончания работы в четвертом режиме осуществляется в этом случае после сброса внешним устройством запроса на внепроцессорный

30 обмен,приходящего на вторую .группу входов логического условия блока 18, и кода операции, приходящего на вторую группу входов логического условия блока 3.

25 Регистр 6 команд служит для хранения кода команд выполняемых данным устройством, и загружается ЭВМ последним. Содержимое регистра 6, в частности, может определять, моно40 польный или мультиплексный .режим обмена информацией, операцию чтения или записи на общей шине, возможность обмена массивом информации определенной зоны оперативной памяти ЭВМ с

45 внешним устройством, содержащим один адресуемый на периферийной магистрали регистр, или с внешним устройством, содержащим число адресуемых на периферийной магистрали регистров,

5Q равное величине массива, возможность прерывания на программном уровне по запросам на прерывани.е, поступающим по отдельным (радиальным) линиям для каждого внешнего устройства на груп55 ПУ информационных входов коммутатора 9 только от тех устройств, адреса которых указаны в регистре 7, или по запросу на прерывание, поступающему по общей линии запросов, для любых

внешних устройств, подключенных к этой линии. Регистр 6 команд имеет дополнительный выход с разряда готовности устройства к работе на внепро- цессорном уровне прерывания. Наличие логического нуля в этом разряде свидетельствует о готовности вьшолнения устройством операции (команды), код которой записан в остальных разрядах регистра 6, а запись логической единицы в этот разряд указывает устройству на необходимость выполнения операции, код которой находится,в регистре. 6 „ Регистр 6, кроме того, имеет вход для установки разр яда го- товности в состояние логического нуля после выполнения операции обмена.

Регистр 7 адресов- внепших устройс может хранить двоичньш код адреса од ноге внешнего устройства периферийной системы при подключении его выхода через коммутатор 23 к магистральным линиям шины адреса периферийного интерфейса и(или) позиционный код адресов нескольких внешних устройств периферийной системы при подключении его выхода через коммутатор 23 к радальным линиям шины адреса периферий ного интерфейса для выборки одного или нескольких внешних устройств. При этом часть разрядов регистра 7 через комкутатор 23 и блок 5 усиления может подключаться к мах истраль ным линиям шины адреса периферийного интерфейса, а часть - к радиальным линиям выборки внешних устройств од- новременно,

Блок 18 прерываний для внепроцес- сорного обмена имеет выходы и входы для обмена управляющими сигналами через первый блок 4 усиления с ЭВМ с целью захвата общей шины по вне- процессорному уровню прерывания,Блок 18 запускается по сигналу, приходя- щему на вход запроса прерывания блока 18. и сбрасывается в исходное состояние по сигналу сброса, приходящему на группу установочных входов блока 18. Выход запуски блока 18 служит для передачи управления общей шиной ЭВМ после ее захвата данному устройству.

Дешифратор 27 состояний анализирует состояние устройства поьле захвата общей шинъ ЭВМ. Если после захвата общей шины ЭВМ на выходе реги- йтра 6 команд присутствует сигнал логической единицы, то дешифратор 27

Q 5

.- 5

« g.

0

5

0

5

запускает блок 3 управления обменом и устройство выполняет команду, записанную в регистре 6. Если после захвата общей шины ЭВЙ блоком 18 на выходе регистра 6 присутствует сигнал логического нуля, то дешифратор 27 передает управление общей шиной внешнему устройству периферийной сие- темы, запросившему прерывание для внепроцессорного обмена, сигналом разрешения «работы -на общей шине, поступающим с второго выхода дешифратора 27 через второй блок 5 усиления в пе- риферийньй интерфейс, и запускает в блоке З четвертьй режим работы-,

, Устройство работает следующим образом.

Режим программного обмена, Вначале ЭВМ устанавливает на общей щине адрес регистра устройства, с ко- I торым необходимо выполнить обмен данными в соответствии с номером устройства для сопряжения, заданным регистром 20. Если установленный адрес принадлежит к адресам, присвоенным регистрам внешних устройств периферийной системы, подключенной к устройству, ИЛИ к адресам собственных регистров устройства, то селектор 19 адреса включает первый коммутатор 21 адреса и установленный адрес через коммутатор 21 поступает в дешифратор 1 который вырабатывает сигналы . выборки собственных регистров устройства, и на второй мультиплексор 17 a/j,peca, С выхода дешифратора 1- сигналы выборки собственньЕХ регистров устройства поступают на входы узлов 13 и 14 и на вход блока 3 для перевода его в первый режим работы. Если установленный адрес принадле- - жит к адресам 5 присвоенным регистрам внешних устройств периферийной системы, то на выходе дешифратора I сип- калы выборки не формируются и при срабатывании селектора адреса блок 3 переводится во второй режим работы. В этом слзгчае блок 3$ обменявшись управляющими сигналами через второй блок 5 усиления с арбитром периферийной магистрали и получив сигнал разрешения работы на этой ма- гистралИ} включает мультиплексор 17 и адрес регистра внешнего устройства через мультиплексор 17 и второй &ЛОК 5 усиления поступает на шину адреса периферийного интерфейса для выборки регистров внешних устройстве

. В случае выполнения операции записи ЭВМ устанавливает на игинах данные для записи, а на шинах управления - кОд операции записи. Если ад- рее, установленный на общей шине, прнадлежит регистру внешнего устройства, то данные через блок 4, группу 15 элементов И и блок 5 синхросигналом, выработанным блоком 3, запи- сываготся в выбранный регистр внешнего устройства. Если адрес на общей шине принадлежит внутренним регистрам предлагаемого устройства, то по коду, записи узел 13 записывает дан- ныв в один из регистров 6, 7, 0, 11 и 25,

Б случае вьшолнения операции чте- ,ния ЭВМ устанавливает на шинах управления код операции чтения Если адрес, установленный на общей шине, принадлежит внешнему устройству, то синхросигналом, выр аботанным блоком 3 по коду операции чтения, данные из выбранного регистра внешнего устройства через блок 5 усиления, группу элементов И 16 и блок 4 усиления поступают в ЭВМ. Если адрес на общей шине принадлежит внутренним регистрам предлагаемого устрой- cl-Ba, то по коду операции чтения и по коду номера регистра с выхода дешифратора 1 узел 14 выдает на мультиплексор 12 номер регистра и сигнал включения. При этом данные с выбран- него регистра поступают на выход мультиплексора 12 и передаются в ЭВМ через группу 16 элементов И.

Обмен информацией между ЭВМ по общей шине с внешними устройствами осу- ществляется по асинхронному принципу После установки адреса, данных и управляющих сигналов на общей шине выдается синхросигнал, который формирует в блоке 3 сигнал операции для внешнего устройства. По окончании операции внешнее устройство выдает ответный синхросигнал, который проходит через блок 3 на общую шину, и операция завершается,

Режим прерываний на программном уровне.

Сигналы программных прерываний от

внешних устройств периферийной системы поступают с выхода блока 5 усиления на вход коммутатора 9. На вход коммутатора9 поступают сигналы для прерывания ЭВМ на программном уровне

1015

20 2- 30 5

0 5 0

5

как с радиальных линий запросов от каждого внешнего устройства, так и с общей (магистральной) линии запросов группы внешних устройств. На выход коммутатора 9 по сигналам разрешения, пост т1ающим с дешифраторов 26 и 27, проходит сигнал на прерывание только от того внешнего устройства, адрес которого указан в регистре 7. Прошедший через коммутатор 9 сигнал запроса на прерывание от внешнего устройства запускает блок 2, который Б соответствии с алгоритмом общей шины выполняет процедуру захвата общей шины и прерывания программы. В результате ЭВМ переходит к nporpaNJMe обслуживания прерывания от внешних устройств периферийной системы, подключенной к устройству для сопряжения .

Режим прерываний на внепроцессор- ном уровне.

Вьптолнение операций обмена в режиме прерываний на внепроцессорном уровне ос уществляется под управлением устройства для сопряжения или под :управлением внешнего устройства пери-: - ферийной системы, подключенной к данному устройству.

Перед началом работы в режиме прерываний на внепроцессорном уровне при управлении обменом устройством для сопряжения ЭВМ во внутренние регистры устройства загружает следующую информацию; в регистр 7 адресов внешних устройств - адрес внешнего устройства, участвующего во внеароцессорном мене; в регистр 10 текущего адреса общей шины - адрес первой ячейки массива памяти ЭВМ, с которым будет выполняться обмен информацией; в регистр 11 длины массива - количество ячеек памяти, выделенных для массива; в регистр 25 адресов регистров внешнего устройства - адрес регистра внешнего устройства, участвующего во внепроцессорном обмене, или адрес первой ячейки массива буферной памяти внешнего устройства, с которым будет выполняться обмен информацией; в регистр 6 команд - команда которую должно выполнять устройство. Регистр 6 команд загружается последним. После его загрузки устройство готово к работе на внепропессорном уровне. При этом запуск устройства на выполнение операций обмена массивом информации между ЭВМ и внешним устройстBOM осуществляется при готовности внешнего устройства к обмену. Для этого после загрузки в разряд готовности логической единицы на выходе дешифратора 26 команд появляется сиг .нал, включающий коммутаторы 8 и 23,, и блокируется коммутатор 24, На выход коммутатора 23 приходит сигнал выборки внешнего устройства, адрес которого указан в регистре 7. Получив сигнал выборки, внешнее устройство при готовности к обмену формирует сигнал запроса прерывания на внепро- цессорном уровне, которьй через блок 5 поступает на вход коммутатЬра 8, С выхода коммутатора 8 сигнал запроса прерывания через элемент ИЛИ 28 поступает на вход блока 18, который осуществляет захват общей щины для внепроцёссорного обмена и передает через дешифратор 27 управление общей шиной блоку Зо Для этого дешифратор 27 после захвата блоком 18 общей шины переключает второй 17 и пер вый -22 Мультиплексоры адреса на передачу содержимого регистров 25 и 10 соответственно и переводит блок 3 в третий режим работы. После этого блок 3 разрешает мультиплексору 17 выдачу содержимого регистра 25 через блок 5 усиления на периферийную магистраль через входы-выходы 30 и мультиплексору 22 выдачу содержимого регистра 10 через блок 4 усиле- ния на общую шину через входы-выходы 29 и в соответствии с признаком операции(Поступившим от дешифратора 26, устанавливает на общей шине код требуемой операции,

При выполнении операции записи блок 3 инициирует цикл периферийной магистрали, передавая через блок 5 в магистраль код операции чтений и синхросигнал. После выполнения one- рации адресуемое внёщнее устройство выставляет информацию и ответный синхросигнал, которые через блок 5 соответственно передаются и группу 16 элементов И и блок 3. Принятый блоко 3 от внешнего устройства ответный синхросигнал разрешает группе 16 элементов И выдачу через блок 4 на общу шину данных из регистра выбранного внешнего устройства и формирует в бл ке 3 сигнал запуска цикла общей шины По сигналу блбк. 3 инициирует 1;икл обшей шины, передавая после-фиксированной задержки через блок 4 в

общую шину синхросигнал, и осуществляет запись полученных данных в ячеку памяти ЭВМ по адресу, поступающему с регистра 10, После выполнения операции записи и получения ответного синхросигнала от ЭВМ блок 3 снимает с периферийной магистрали синхросигнал, по снятию которого внешнее устройство снимает синхросигнал, заканчивая операцию на периферийной ма гистрахШо Далее блок 3 снимает информацию и синхросигнал на общей шине, по снятию которого ЭВМ снимает ответный синхросигнал, заканчивая операцию на общей шине. На этом заканчивается обмен информацией между ЭВМ и внешним устройством.

При выполнении операции чтения блок 3 инициирует цикл общей щины, передавая через блок 4 в шину код операции чтения и после фиксированной задержки синхросигнал Далее ЭВМ помещает на линии общей шины данные и ответный синхросигнал, которые через блок 4 передаются соответственно в группу 15 элементов И и блок 3, Принятый блоком 3 от ЭВМ ответньй синхросигнал разрешает группе 15 элементов И выдачу через блок 5 ..на периферийную магистраль данных из памяти ЭВМ и формирует в блоке 3 сигнал запуска цикла периферийной магистрали«По сигналу запуска цикла блок 3 инициирует цикл периферийной магистрали , передавая через блок 5 в магистраль по входам-выходам 30 код операции записи и синхросигнал, и осуществляет запись полученных данных в регистр внешнего устройства по адресу, поступающему с регистров 7 и 25. После вьшолнения операции записи и получения ответного синхросигнала от внешнего устройства блок 3 снимает с общей шины йинхросиг нал, .заканчивая операцию на общей щине. После выполнения цикла на:общей щине блок 3 снимает информацию и синхросигнал на периферийной магистрали Далее внешнее устройство снимает ответньй синхросигнал и блок 3 заканчивает операцию на периферийной магистрали. На этом заканчивается обмен информацией между ЭВМ и внешним устройством.

По окончании внепроиессорного обмена блок 3 выдает сигнал конца цикла, поступающий на вход дешифратора

25

26, При этом на третьем выходе дешифратора 26 формируются сигналы, увеличивающие на единицу содержимое регистра 10 и уменьшающие на едини- 5 цу содержимое регистра 11. При наличии в регистре 6 команд признака, поступающего на вход дешифратора 26 и указывающего на необходимость изменения, содержимого регистра 25 увели- Ю чивается на единицу и содержимое регистра 25 о На этом заканчивается один цикл обмена информацией. После этого при готовности к следующему циклу обмена внешнее устройство вы- 15 ставляет запрос на внепроцессорное прерывание и блок 3 запускает новьй цикл, В те случаях, когда архитектура вычислительного комплекса не допускает работу устройства в монополь- ном режиме, блок 3 по. признаку, -поступающему через дешифратор 26 из регистра 6 команд, выр абатывает сигнал сброса блока 18 прерывания для .

внепроцессорного обмена с целью освобождения общей шины после каждого цикла обмена, В этом случае устройство каждый раз перед началом цикла обмена осуществляет цикл захвата первого интерфейса. Количество циклов обмена определяется содержимым регистра 11, Циклы обмена выполняются до тек пор, пока не станет равным нулю.содержимое регистра,1I, Сигнал переполнения регистра П, т.е. сиг- 35 нал равенства нулю содержимого регистра 11, поступает на вход регистра 6.команд и на вход блока 2. При этом сбрасывается разряд готовности регистра 6 в состояние логического нуля, а блок 2 запускается для вьшол- нения прерывания программы ЭВМ. После этого либо происходит снова загрузка внутренних регистров устройства, либо работа с устройством пре 45 кращаетсяо

При работе устройства в режиме прерываний на внепроцессорном уровне- под управлением внешнего устройства ЭВМ программирует регистры 50 внешнего устройства, доступные для ЭВМ или непосредственно со стороны общей шины, или косвенно с помощью устройства для-сопряжения, После этого устройство свободно и может 55 обслуживать другие внешние устрой- тва в любых режимах работы„ Запрограммированное внешнее устройство, подготовив массив информации к обме5

5

Ю 5

-

5 0 5

0 5

ну, посылает сигнал запроса для вне- процессорного обмена, поступающий через коммутатор 24, элемент ИЛИ 28 на вход блока 18, который осуществляет захват общей шины для внепроцес- сорного обмена и через дешифратор 27 передает управление синхронизацией обшей шины блоку 3. При этом блок

3переводится в четвертый режим работы и разрешает мультиплексору 22 пе- редачу адреса, поступающего через блок 5 из второго интерфейса в общую ши- пу. Одновременно дешифратор 27 формирует сигнал передачи управления обменом, поступающий через блок 5 в периферийный интерфейс через входы-выходы 30, Получив разрешение на обмен информацией, внешнее устройство в случае операции записи устанавливает на шинах второго интерфейса адрес ячейки памяти ЭВМ и данные для запи- си, а на шинах управления - код операции записи и синхросигнал. Адрес, установленный на шине магистрали через входы-выходы 30, поступает через блок 5 усиления, коммутатор 22 и блок

4усиления на общую шину через входы- выходы 29. Блок 3, получив код операции записи от внешнего устройства, устанавливает -на шинах управления общей шины код операции записи и переключает группу 16 элементов И на передачу данных из второго интерфейса в первый. Затем, по приходу синхросигнала от внешнего устройства блок 3 после фиксированной задержки инициирует цикл общей шины, помещая на общей шине синхросигнал. После выполнения операции ЭВМ выставляет ответный синхросигнал, который поступает через блок 4 в блок 3. Далее блок 3 посылает в магистраль через входы- выходы 30 ответный синхросигнал, после чего вйешнее устройство завершает цикл периферийной магистрали, снимая синхросигнал. По снятии этого синхросигнала блок 3 завершает цикл общей шины, снимая все сигналы, Этим завершается цикл обмена информацией .

В случае операции чтения внешнее устройство устанавливает на шинах управления магистрали код операции чтения и синхросигнал. По коду операции, чтения блок 3 запускает цикл общей шины и по адресу, транслируемому из магистрали через входы-выходы 30 от внешнего устройства в шину через, входы-выходы 29 через блок 5, мультиплексор 22, блок 4, ЭВМ выполняет операцию чтения, выставляя данные для чтения и ответный синхросигнал на общую шину. Блок З, полу чив этот ответный синхросигнал, включает группу 5 элементов И на передачу данных из магистрали через входы-выходы 29 в магистраль через входы-выходы 30 и посылает в магистраль через входы-выходы 30 синхросигнал ответа. Получив данные, внешнее устройство заканчивает цикл периферийной магистрали, снимая все сигналыо «Далее блок 3 завершает .цикл общей шиныэ тоже снимая все сигналы. Этим заканчивается цикл .обмена информацией,.

Внешнее устройство может выполнят неограниченное число циклов обмена в описанном реткиме работы устройства Сброс устройства в исходное состояние в этом случае осуществляется после, сброса внешним устройством запроса на внепроцессорное прерывание, поступающего на вход коммутатора 24, Закончив обмен информациейj внешнее устройство вызывает прерыв ание ЭВМ, формируя сигнал запроса на програм- мное прерывание поступающий через . блок 5 на вход коммутат.ора 9 с магистральной линии запроса.

Блок 3 реализует алгоритмы пере- да.чи информации первого и второго интерфейсов и обеспечивает работу в четырех режимах о

В исходном состоянии блок 3 выполняет функции по первому режиму работы и осуществляет программный обмен с внутренними регистрами устройства. Перевод блока 3 в другие режимы работы осуществляют блоки 19 и 27 путем соответствующей настройки мультиплексоров 32 и 62 и мультиплексоров- селекторов 41 и 42. Запуск блок 3 на вьшолнение операций обмена информацией в третьем режиме происходит при приходе сигнала на С-вход триггера 31, Триггеры 50, 51 и 55 предназначены для формирования сигналов СХИ2, СХ32 и СХ31 соответственно и выдачи их во второй и первый интерфейсы. По окончании цикла обмена все триггеры сбрасываются в исходное состояние и на выходах одновибратора 53 формируется сигнал Счет для изменения содержимого регистров 10,

11 и 25, на .выходах одновибратора 56 и элемента И 57 - сигналы сброса блока 18 СТ ЗПД и СТ.

Примеры технической-реализации узлов 13 и 14 записи и чтения данных приведены соответственно на фиг, 4 и 5е При поступлении от дешифратора 1 сигнала выборки одного из регистров .

Шифратор 69 формирует трехразрядный код, управляющий }зыборкой одного из входов мультиплексора 12 данных. Кроме того, после получения устройством сигнала синхронизации СХ31 узел

1 формирует сигнал разрешения-передачи информации через мультиплексор 12.

На фиг, 6 представлен пример технической реализации блока 18 преры-вания для внепроцессорного обмена. Основой схемы являются триггеры 76 и 77, Исходно триггеры 76 и 77 сброшены . После установки триггера 75 в 1 через элемент И 79. на

первый интерфейс поступает запрос на внепроцессорный обмен ЗПД. При возможности обмена процессор формирует разрешающий сигнал РИД,- Далее блок 18 реализует стандартный алгоритм

захвата общей шины и передает через элемент И 78 управление, шиной дешифратору 27, При этом устройство становится задатчиком на-первом- интерфейсе. Сброс блока 18 о существляется сигналом СТ от блока 3.

Формула изобретения

1. Устройство для сопряжения ЭВМс внешними устройствами, содержащее блок управления обменом, регистр длины массива, регистр адресов внешних устройств, регистр текущего адреса общей шины, регистр команд,

мультиплексор данных, первый мультиплексор адреса, узел записи, узел чтения, дешифратор адреса, первый коммутатор запросов внепроцессорного обмена, блок прерываний внепроцессорного обмена, блок программных прерываний, первый, коммутатор программных 3ahpocoB, две группы элементов И, два блока усиления, причем первые группы информационных входов-выходов

первого, и второго блоков усиления образуют группы входов-выходов у.ст- ройства для подключения соответст- венно к общей шине ЗВМ и к группам информационных, адресных, командных

входов-выходов устройств, при этом первая группа информационных выходов первого блока усиления соединена с информационными входами регистра длины массива, регистра текущего ад.реса общей шины, регистра адресов внешних устройств, регистра команд, с первыми входами элементов И первой группы, выходы которых соединены с первой группой информационных входов второго блока усиления, первая группа информационных выходов кото,рого- соединена с первыми входами элемеитов И второй группы, выходы которых соединены с первой группой ин- формационных входов первого блока усиления, вторая группа информационных выходов и вторая группа информационных в.ходов которого соединены соответственно с группой входов разрешения прерывания и с группой выходов запроса прерывания блока прерывания для внепроцессорного обмена, группа установочных входов которого соеди йена с первой группой выходов блока управления обменом, первая группа входов логического условия и вторая группа выходов которого соединены соответственно с третьей группой информационных выходов и с третьей группой информационных входов первого блока усиления, четвертая группа информационных выходов и.четвертая группа информационных входов которого соединены соответственно с группой входов раврешения прерывания и с группой выходов запроса прерывания , блока программных прерываний, первый вход требования прерьшаний которого соединен с выходом первого коммутатора программных запросов, группа информаиионны с входов которого соединена с второй группой информационных выходов второго блока усиления, третья группа информационных выходов которого соединена с второй группой входов логического условия блока управления обменом и с вторыми входами элементов И второй группы,, третьи входы которых соединены с информационными выходами мультиплексора данных, первая группа информационных входов которого соединена с группой выходов регистра длины массива, выход переполнения, которого соединен с вторым входом требования прерывания блока программных прерываний и с устяновочным входом

регистра команд, группа выходов которого соединена с второй группой информационных входов мультиплексора . данных, группа управлякщих входов которого соединена с группой выходов узла чтения, разрешающий вход которого соединен с соответствующим разрядом второй группы информационных вы- 0 ходов первого блока усиления и с разрешающим входом узла записи, группа выходов которого соединена с входами записи регистра адресов бнешних уст- ройств, регистра длины массива, ре- 5 гистра тек тцего адреса общей гаинь и

регистра команд, группа выходов дешифратора адреса соединена с группой информационных входов узла записи, узла чтения и с третьей -группой вхо- 0 Дов логического условия блока управления обменом, третья группа выходов которого соединена с вторыми входами элементов И первой группы и с второй группой информационных входов 5 второго блока усиления, четвертая группа информационных вькодов которого соединена с группой информационных входов первого коммутатора запросов внепроцессорного обмена, о т - 0 ли чающееся тем, что, с целью повьшения быстродействия, в устройство введены второй мультиплексор адреса, два коммутатора адреса, регистр адресов внешних устройств, дешифратор сойтояния, дешифратор команд, селектор адреса, регистр ад- реса, второй коммутатор запросов вне- процессорного обмена, элемент ИЛИ, при этом пятая группа информационных д ВЫХОДОВ второго блока усиления соединена с первой группой информационных входов первого мультиплексора адреса, группа выходов которого соединена с пятой группой информацион- 5 ных входов первого блока усиления, пятая группа информационных выходов которого соединена с группой информационных входов первого коммутатора адреса и с первой группой информационных входов селектора адреса, вторая группа информационных входов которого соединена с группой выходов регистра адреса, выход которого соединен с третьим входом требования прерывания блока программных прерываний, выход селектора адреса соединен о входами логического условия блока управления обменом и с управляющим входом первого коммутатора адре5

0

5

аj группа выходов которого соединена группой информационных входов деифратора адреса и с первой группой нформационных входов второго мультиплексора адреса, вторая группа инормационных входов которого соедиена с третьей группой информационных входов мультиплексора данных и с группой выходов регистра адресов нешних устройств, информационньш вход и вход записи которого соединены соответственно с определенными разрядами первой группы информационных выходов первого блока усиления и группы информационных выходов уз ла записи, первый выход блока управления обменом соединен с первьпу1и управляющими входами первого и второго мультиплексоров адреса, группа выходов регистра текущего адреса общей шины соединена с второй группой информационных входов первого мультиплексора адреса и с четвертой группой информационных входов мультиплексора- данных, пятая группа информационных, входов которого соединена с группой выходов регистра адресов внешних у.стройств, с первой группой управляющих входов первого коммутатора запросов внепроцессорного обменаS с группой управляющих входов первого коммутатора программных запросов и с группой информационных входов второго коммутатора адреса, группа вьпсодов которого соединена с третьей группой информационных входов второго блока усиления, четвертая грзшпа информационных входов которого соединена с грзшпой выходов второго мультиплексора адреса, второй управляющий вход которс5го соединен с первым выходом дешифратора состояния, второй выход которого соединен с вторым управляющим входом первого мультиплексора адреса и с формационным входом второго блока усиления, шестая группа информационных выходов KOTOpioro соединена с группой информационных входов второго коммутатора запросов внепроцессорного обмена, выход которого соединен с первым входом элемента ИЛИ, второй вход и вькод которого соеди нены соответственно с выходом первого коммутатора запросов внепроцессорного обмена и с входами запроса прерыв.ани я блока прерывания для вне- процессорного обмена, выход запуска

0

5

0

5

0

5

5

0

5

которого соединен с первым информа- ционным входом дешифратора состояния, второй информационный вход которого соединен с управляющим входом второго коммутатора запросов внепроцессорного обмена и с выходом регистра команд, группа выходов которого соединена с группой информационных вхо-. дов дешифратора команд, стробирующий вх од и первая группа выходов которого соединены соответственно с вторым выходом и с четвертой группой входов логического условия блока управления обменом, пятая группа входов логического условия которого и первый разрешающий вход первого ком1-1утатора программных запросов соединены с группой выходов дешифратора состояния, группа управляющих входов второго коммутатора адреса соединена с второй группой управляющих вхОдов первого коммутатора запросов внепроцессорного обмена и с второй группой выходов дешифрато13а команд, первый, второй и третий выходы которого соединены соответственно с вторым разрешающим входом первого коммутатора программных запросов, с синхро.входом регистра адресов регистров знешних устройств и с синхровходом регистра текущего адреса общей шины, соединен- ного с синхровходом регистра длины массива,

2, Устройство по п. 1, о т л и- ч ающё е с я тем, что блок управления обменом содержит два мультиплексора, два мультиплексора-селектора, четыре триг гера, восемь элементов И, три элемента ИЛИ, восемь элементов задержки,.элемент НЕ, элемент И-ШТИ, элемент ИСКЛЮЧАЩЕЕ ИЛИ. три одновибратора, причем первый вход первого элемента И, соединенный с входом элемента НЕ,-пе-рвый вход второго элемента И, первый вход третьего элемента И, соединенный С первым входом элемента И-ИЛИ, образуют первую группу входов логического условия блока, первый вход четвертого элемента И, соединенный с первым входом пятого элемента И, первый вход шестого элемента Е, соединенный с пер- вьт, вторым информационными входами первого селектора-мультиплексора, первьй информационный вход первого г Еультиплексора, второй вход третьего элемента И образ ют вторую группу входов логического условия блока.

группа входов первого элемента ИЛИ образует третью группу входов логического условия блока, второй информационный вход первого мульти- плексора, первый вход седьмого элемента И, первый информационный вход второго мультиплексора образуют четвертую группу входов логического условия блЪка, управляющий вход вто- рого мультиплексора, синхровход первого триггера, соединенньй с управляющим входом первого мультиплексора, с первым входом элемента ИСКЛЮЧАЮЩЕЕ -ИЛИу с первьм входом (управ- ляющим) первого селектора-мулЬти- плексора с информационным входом второго триггера, второй вход зле- мента ИСКЛЮЧАЮЩЕЕ ИЛИ, соединенный с информационным входом третьего триггера, образуют пятую группу входов логического условия блока, третий вход третьего элемента И, соединенньй с вторым входом элемента И- ИЛИ, является входом логического условия блока, выход седьмого элемента И и выход первого одновибратора, соединенный с вторым входом седьмого элемента И, образуют первую грзшпу выходов блоки., выход четвертого триг гера, соединенный с. вторым входом первого элемента И, и выход первого элемента задержки образуют вторую группу выходов блока, выход второго мультиплексору, первый вход третьего элемента И,выход второго триггера, соединенный с, вторым входом пятого элемента И, выход третьего, триггера, соединенный с вторым входом шестого элемента И и с третьим информацион- ным входом первого мультиплексора- селектора, образуют третью группу выходов блока, выход второго элемента ИЛИ и выход второго одновибратора являются соответственно первым и вторым выходами блока, при этом в блоке управления обменом выход -первого мз льткплексора соединен с вторым управляющим входом первого мультиплексора-селектора и с управляющим входом второго мультиплексора-селектора, разрешающий вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с разрешающим входом первого мультиплексора-селектора, первый выход которого соединен с входом второго элемента задержки, выход котот рого соединен с нулевым входом третьего триггера и с первым входо1у{

5

Q 5 0 0 5 0 5 Q

восьмого элемента И, выход которого соединен с синхровходом четвертого триггера, нулевой и информационный входы которого соединены с нулевыми входами первого, второго триггеров и с выходом третьего одновибратора, вход запуска которого соединен с вторым выходом первого мультиплексора-селектора, четвертьй информацион- ньй вход которого соединен с выходом- третьего элемента задержки, вход которого соединен с выходом пятого элемента И, с пятым информационным входом первого мультиплексора-селектора, с третьим входом элемента И-ИЛИ, выход которого соединен с входом первого элемента задержк и, а .четвертый вход - с выходом первого элемента ИЛИ и с четвертым входом третьего элемента И, выход которого соединен с вторым входом второго элемента И, выход которого соединен с вторым информационным входом .второго мультиплексора, вход запуска первого одно- вибратора соединен с входом запуска второго одновибратора, с первым вхЪ- дом второго элемента ИЛИ, с шестым информационным входом первого мультиплексора-селектора, с выходам первого триггера- и с входом четвертого элемента задержки, выход которого соединен с первым информационным входом второго мультиплексора-селектора, второй информационньш в-ход которого соединен с выходом пятого элемента задержки, вход которого соединен с выходом элемента НЕ и с третьим информационным входом второго мультиплексора-селектора,четвертый информационный вход которого соединен с выходом шестого элемента задержки, вход ftoTOporo соединен с пятым, шестым информационными входами второго мультиплексора-селектора и с выходом седьмого элемента задержки, вход которого соединен ;С первым выходом второго мультиплексора- селектора, второй выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с вторым входом четвертого элемента И, выход которого соединен с синхровходом. второго триггера, второй вход третьего элемента ИЛИ соединен с выходом восьмого элемента задержки, в,ход которого соединен с вторым входом второго элемента Ш1Й и с выходом третьего элемента И, синхровход

ff/nS.S

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных комплексах и информационно-измерительных системах с применением ЭВМ с интерфейсом "Общая шина" и внешних устройств, использующих другие интерфейсы. Целью изобретения является повышение быстродействия. Устройство содержит блок управления обменом, блок программных прерываний, блок прерываний для внепроцессорного обмена, коммутатор программных запросов, два коммутатора запросов внепроцессорного обмена, дешифратор команд, дешифратор состояния, два коммутатора адреса, селектор адреса, регистр адреса, дешифратор адреса, узел чтения, узел записи, регистр команд, регистр адресов регистров внешних устройств, регистр текущего адреса общей шины, регистр длины массива, регистр адресов внешних устройств, мультиплексор данных, две группы элементов И, элемент ИЛИ, два блока усиления. 2 з.п. ф-лы, 6 ил.

O/nff.f

СКИ(ФМ.2)

OmS.IS Реж,г

QmS.S Р&$р8шен

реж,1

CXSi

КбП1

зш §.16 тп

Отбл.П Реж,3

СХИ1 К5/1.Ч

CXS(.tj

K.f

61

п

§1