Следящий аналого-цифровой преобразователь Советский патент 1990 года по МПК H03M1/48 

(Л

с:

Изобретение относится к цифровой электроизмерительной технике и может быть использовано в океанографической измерительной аппаратуре, а также в системе сбора информации. Изобретение позволяет повысить помехоустойчивость устройства, содержащего блоки сравнения 1,2, элементы задержки 3,12, D-триггеры 4,5, элемент ИЛИ 6, генератор 7 тактовых импульсов, ключ 8, реверсивный счетчик 9, цифроаналоговый 10 преобразователь и регистр 11. 2 ил.

СП

со ф

О5 3 Изобретение относится к цифровой электроизмерительной технике и может быть использовано в океанографи ческой измерительной аппаратуре, а также в системах сбора информации. Целью изобретения является повышение пoмex ycтoйчивocти следящего аналого-цифрового преобразователя. На фиг. 1 представлена функциональная схема устройства; на фиг.2 временные диаграммы. Устройство (фиг, 1) содержит бло ки сравнения 1, 2, элемент 3 задерж ки, П-тригреры 4, 5, элемент ИЛИ 6, генератор 7 импульсов, ключ 8, реверсивный счетчик 9 импульсов, цифр аналоговый преобразователь 10, регистр 11, элемент 12 задержки. Блоки сравнения 1, 2 служат для анализирования разности между входным сигналом и сигналом обратной СВЯЗИ, В случае если эта разность по модулю превьшает порог чувствительности какого-либо из блоков сра нения, на его выходе появляется напряженир 1, Предлагаемый следяпщй аналого-ци ровой преобразователь работает следующим образом. Пусть в некоторый момент времени tg водной сигнал U (фиг, 2) не изм няется, в реверсивном счетчике 9 за писан код N, который является числовым эквивалентом измеряемой величины Uy, а разность между Uj и напр жением сигнала обратной связи-UQ на входах блоков сравнения меньше, чем их порог срабатывания, В этом .случае на выходах блоков сравнения присутствует сигнал О и триггеры 4 и 5 находятся в нулевом состоянии поэтому высокий потенциал с инверсных выходов подготавливает оба триг гера по D-входам к установке .в еди- ничное состояние по С-входам, В слу чае если разность между U и Uoc станет больше, чем порог срабатьшания блоков сравнения, то в зависимости от ее знака сработает блок 1 сравнения или блок 2 сравнения. Предположим, что величина U. ста ла больше на величину ли. превышающую цену единицы младшего разряда, в результате чего сработал блок сравнения и на его выходе в момент t появился высокий потенциал (фиг. Этот потенциал поступает на С-вход триггера 4, у которого на D-входе 0 имелось разрешение в виде высокого потенциала с инверсного выхода триггера 5. В результате триггер 4 переходит в единичное состояние в момент t , и высокий потенциал с его прямого выхода через элемент ИЛИ 6 / поступает на управляющий вход ключа 8, подготавливая его к прохождению тактовых импульсов с генератора 7 импульсов, В момент t тактовый импульс поступает на счетный вход реверсивного счетчика 9, на управляющем входе которого в данный момент присутствует высокий потенциггл с прямого выхода триггера .4, означающий режим суммирования. Реверсивный счетчик 9 увеличивает значение текущего кода N на единицу, в результате чего сигнал обратной связи И на выходе преобразователя 10 код-аналог увеличивается на величину ЛИдс, Если будет выполнено усло.вие Vn j. тт ) VIT + 41Т,с ) где и„до - пороговое напряжение срабатывания блоков сравнения 1, 2, то на выходе блока 1 сравнения в момент t появляется низкий потенциал, т,к, разность между напряжением входного сигнала и напряжением сигнала обратной связи станет меньше, чем порог срабатьшания блоков сравнения. Через время L,«A,. обеспечива ЗЛА 1 емое элементом 3 задержки, на R-BXOдах триггеров 4, 5 появляется импульс, который в момент t устанав- . ливает триггер 4 в нулевое состояние. Триггер 5 при .этом находится в нулевом состоянии. Этот же импульс записывает в регистр 11 новое значение кода N.,, На управляющем входе ключа В исчезает разрешающий потенциал и на его вьЬсод.больше не проходят тактовые импульсы, В результате описанной процедуры следящий аналого-цифровой преобразователь отработал изменение входного сигнала U на величину йП одним тактовым импульсом, В случае, если в момент времени t на С-входе триггера 5 появится импульсная помеха с блока 2 сравнения, стремящаяся изменить его состояние и тем самым перевести преобразователь в режим вычитания, т.е. привести к сбою кода в реверсивном счетчике, не произойдет, так как на D-входе триггера 5 в этот момент находится запрещающий низкий потенциал с инверсного выхода триггера А, Пусть теперь в момент времени t,измеряемая величина U уменьшилась н величину, например, превьппающую 24и(фиг, 6). Это приводит к тому, что срйбатьшает блок 2 сравнения и на его выходе появляется высокий потенциал, который, поступив на С-вход триг гера. 5, устанавливает его в единичкое состояние в момент t. Высокий потенциал с прямого выхода триггера через пемент ИЛИ 6 поступает на управляющий вход ключа 8, подготавливая его к прохождению тактовых импул сов с генератора 7 импульсов, В момент времени t.g очередной импульс с выхода ключа 8 поступает на счетный вход реверсивного счетчика 9, у которого-на управляющем входе находи ся низкий потенциал с прямого выхода триггера 4, что является командой на вычитание. Реверсивный счетчик 9 импульсов згменьшает значение текущего кода на единицу, в результате чего сигнал обратной связи н выходе I преобразователя код -. аналог уменьшается на величину В момент t-, импульс на выходе элемента 3 задержки устанавливает триггер 5 в исходное нулевое- состояние и записьгеает очередное значение кода в регистр 11. Но поскольку разность между П; и и ос еще больше по модулю, чем порог срабатывания блока 2 сравнения, то высокий потенциал на его выходе остается, являясь признаком того, что высокий потенциал на его выходе остается, являясь признаком того, что процесс измерения еще не закончился. Для того чтобы снова перевести триггер 5 в единичное состояние, являющееся признаком режима вычитания в реверсивном счетчике 9 импульсов, необходимо простробироват высокий потенциал на выходе блока 2 сравнения, тем самым будет иолучек положительньш перепад на С-входе. Эту функцию выполняет элемент 12 задержки, на вьтходе которого через время Сдйд 1 появляется импульс, который в момент tj стробирует высокий потенциал с выхода блока 2 сравнения до нуля, в результате триггер 5 по окончании строба снова переводится в единичное состояние. Высокий потенциал с прямого выхода триггера 5 сяо ва поступает через элемент ИЛИ 6 на управляющий вход ключа 8, подготавливая его к прохождению тактовых импульсов с генератора 7.импульсов. В момент очередной импульс поступает на счетный вход реверсивного счетчика 9 и уменьшает значение текущего кода на единицу, в результате чего сигнал обратной связи на выходе цифроаналогового преобразователя 10 уменьшается на величину 4И,с; и становится равным по модулю Uj, с ошибкой, меньшей порога срабатьгеания блока 2 сравнения, В результате на его выходе устанавливается низкий потенциал, а через время f,,, имэлемента 3 задержки в момент пульс с ..нaвливaeт триггеры 4, 5 в t. нулевое состояние и запиеьтает в регистр 11 новое значение кода. Если во время работы преобразователя в режиме вычитания на выходе блока 1 сравнения появляется, например, в момент tj помеха, стремящаяся изменить режим работы на противоположный, то ее воздействие блокируется наличием низкого потенциала на D-входе триггера 4. Формула изобрет.ения Следящий аналого-цифровой преобразователь, содержащий последовательно соединенные первый блок сравнения и первый D-триггер, последовательно соединенные реверсивный счетчик импульсов и цифроаналоговый преобразователь, выход которого соединен с первым информационным входом первого блока сравнения, второй информационный вход которого является входной шиной, генератор тактовых импульсов, о тличаюп1ийся тем, что, с целью повьштения помехоустойчивости, введены второй блок сравнения, второй D-триггер, два элемента задержки, регистр, ключ, элемент ИЛИ, первый и второй входы которого соединены с прямыми выходами первого и второгоD-триггеров соответственно, а выход с управляющим входом ключа, информационный вход которого соединен с выходом генератора тактовых импульсов, а выход - со счетным входом реверсивного счетчика импульсов и через первый элемент задержки с управляющим входом регистра, информационнь1е входы которого соединены с соответствущими выходами реверсивного счетчи15ка импульсов, а выходы являются выходной шиной, выход первого элемента задержки соединен с R-входами первого к второго D-триггеров и через второй элемегкт задержки с тактовыми входами первого и второго блоков сравнения, первый информационный вход последнего является входной тиной, второй информационный вход с 08 выходом цифроаналогового преобразователя, а выход - с С-входом второго D-триггера, инверсный выход которого соединен с Р-входом первого D-триггера, инверсный выход которого соединен с С-входом второго D-триггера, прямой выход которого соединен с входом управления счетом реверсивного счетчика импульсов.