Адаптивный аналого-цифровой преобразователь Советский патент 1984 года по МПК H03K13/02 

прямой выход первого триггера соединен с управляю1цим входом обратного счета первого реверсивного счетчика импульсов, инверсный выход первого триггерасоединен с управляющим входом прямого счета первого реверсивного счетчика импульсов, выход которого соединен с информационным входом первого регистра, причем первый вход блока вычитания подключен к выходу преобразователя код-аналог, второй вход - к входной шине, а выход - к первым входам первого и второго блоков сравнения.

АДАПТИВНЫЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОВРАЗОВАТаЛЬ, содержащий первый и второй блоки сравнения, первые входы которых соединены между собой, вторые входы - с соответствующими ишнами эталонных напряжений, первый триггер и элемент ИЛИ, первый вход которого соединен с выходом первого блока сравнения и с первым входом первого триггера, второй вход элемента ИЛИ соединен с выходом второго блока сравнения и с вторым входом первого триггера, генератор импульсо ключ, первый реверсивный счетчик импульсов, второй триггер, преобразователь код - анапог, первый регистр, линию задержки и первый таймер, вход которого соединен с выходом элемента ИЛИ, с первым входом пинии задержки и с первым входом второго триггера второй вход которого подключен к выходу линии задержки, инверсный выход второго триггера соединен с управляющим входом ключа, информационный вход которого подключен к выходу генератора импульсов, а выход соединен с счетным входом первого реверсивного счетчика импульсов, выход которого подключен к входу преобразователя код-аналог, отлич-ающийся тем, что d целью повышения коэффициента сжатия адаптивного преобразования, в него введены блок вычитания, второй реверсивный счетчик импульсов, второй регистр, два блока сравнения кодов, блок деления, третий триггер, счетчик импульсов, блок логики, три элемента совпадения и второй таймер, вход которого соединен с выходом первого элемента совпадения, с управляющим входом первого регистра и с первым входом третьего триггера, второй вход которого подключен к выходу первого блока сравнения кодов, первый вход которого соединен с выходом счетчика импульсов, второй вход - с выходом блока деления, первый вход которого соединен с выходом второго таймера, i а второй - с выходом второго регист(Л ра, с первым входом второго реверсив ного счетчика импульсов и с первым входом второго блока сравнения кодов, выход которого подключен к первому входу блока логики, стррой вход кото- , рого соединен с выходом второго эле- , мента совпадения,а выход - со счетным входом счетчика импульсов,управляющий вход которого соединен с инверсным выходом третьего триггера и первым входом второго элемента совпадения, со ел со второй вход которого подключен к управляющему входу второго регистра, к первому входу первого элемента совпадения, к входу первого таймера, пер 00 Btiffl выход которого соединен с инфор мационным входом второго регистра и вторым входом второго блока сравнения кодов, второй выход - с первым входов третьего элемента совпадения, второй вход которого соединен с прямым выходом третьего триггера и вторым входом первохО элемента совпадения, а выход - с вторым входом второго реверсивного счетчика, выход которого соединен с третьим входом второго триггера, с вторым входом линии задержки и третьим входом второго ревер сивного счетчика импульсов, при этом

Изобретение относится к цифровой электроизмерительной технике и используется в адаптивных системах сбо ра и передачи цифровой информации. Известен адаптивный аналого-цифровой преобразователь, содержащий п блоков сравнения, блок уставок, дешифратор, регистр, элемент ИЛИ и тай мер tl . Недостаток указанного преобразова теля заключается в низкой надежности Наиболее близким по технической сущности к изобретению является адап тивный аналого-цифровой преобразователь, содержащий первый и второй бло ки сравнения, первые выходы которых соединены между собой, вторые входы с соответствую1цими-11Й1на1Уа1 эталонных напряжений, первый Г риггер и элемент ИЛИ, первый вход которого соединен с .выходом первого блока сравнения и с первым входом первого триггера, вт рой вход элемента ИЛИ соединен с выходом второго блока сравнения и с вто рым входом первого триггера, генератор импульсов, ключ, реверсивный сче чик импульсов, второй триггер, преоб разователь код-аналог, первый регистр линию задержки и первый таймер, вход которого соединен с выходом элемента ИЛИ, с первым входомлинии задержки и с первым входом второго триггера, второй вход которого подключен к выходу линии задержки, инверсный выход второго триггера соединен с управляю1дим входом ключа, информационный вход которого подключен к выходу генератора импульсов, а выход соединен со счетным входом реверсивного счетчика импульсов, выход которого подключен к i входу преобразователя код-аналог 2J Данный преобразователь характеризуется малым коэффициентом сжатия, так как в нем существенные отсчеты снимаются в моменты времени, когда разница текущего значения входного сигнала и экстраполирующего полинома нулевого порядка превышает допусти мое значение. Цель изобретения - повышение коэффидиента сжатия адаптивного преобразования. Поставленная цель достигается тем, что в ощаптивный аналого-цифровой преобразователь, содержащий первый и второй блоки сравнения, первые входы которых соединены между собой, вторые входы - с соответствующими шинами эталонных напряжений, первый триггер и элемент ИЛИ, первый вход которого соединен с выходом первого блока сравнения и с первым входом первого триггера, второй вход элемента ИЛИ соединен с выходом второго блока сравнения и с вторым входом первого триггера, генератор импульсов, ключ, первый реверсивный счетчик импульсов, второй триггер, преобразователь коданалог, первый регистр, линию задержки и первый таймер, вход которого сое .динен с выходом элемента ИЛИ,с первымвходом линии задержки и с первым входом второго триггера, второй вход которого подключен к выходу линии задержки, инверсный выход второго триггера соединен с управляющим входом ключа, информационный вход которого подключен к выходу генератора импульсов, а выход соединен с счетным входом первого реверсивного счетчика импульсов, выход которого подклю чей к входу преобразователя код-аналог,, введены блок вычитания, второй реверсивный счетчик импульсов, второй регистр, два блока сравнения кодов, блок деления, третий триггер, счетчик импульсов, блок логики, три элеМерта совпадения и второй таймер, вход которого соединен с выходом первого элемента совпадения, с управляющим входом первого регистра и с первым входом третьего триггера, второй вход которого подключен к выходу первого блока сравнения кодов, первый вход которого соединен с выходом счетчика импульсов, второй вход - с выходом блока деления, первый вход которого соединен с выходом второго таймера, а второй - с выходом второго регистра, с первым входом второго реверсивного счетчика импульсов и с первым входом второго блока сравнения кодов, выход которого подключен к первому входу блока логики, второй вход которого соединен с выходом второго .элемента совпадения, а выход - со счетным входом счетчика импульсов, управляющий вход которого соединен с инверсным выходом третьего триггера и первым входом вто рого элемента совпадения, второй вход которого подключен к управляющему вхо ду второго регист-г-а, к первому входу первого элемента овпадения, к входу первого таймера, первый выход которого соединен с информационным входом второго регистра и вторым вхо дом второго блока сравнения кодов, второй выход - с первым входом третьего элемента совпадения, второй вход которого соединен с прямым выходом третьего триггера и вторым вхо дом первого элемента совпадения, а выход - с вторым входом второго реверсивного счетчика, выход которого соединен с третьим входом второго триггера, с вторым входом линии задержки и с входом второго ре версивного счетчика импульсов, при этом прямой йыход первого триггера соединен с управляющим входом обратного счета первого реверсивного счетчика импульсов, инверсный выход первого триггера соединен с управляющим входом прямого счета первого реверсивного счетчика импульсов, выход которого соединен с информационным входом первого регистра, причем первый вход блока вычитания подключен к выходу преобразователя код-аналог, второй вход - к входной шине, а выходк первым входам первого и второго блоков сравнения.

На фиг. 1 изображена структурная схема адаптивного аналого-цифрового преобразователя; на фиг, 2 - диаграммы, поясняющие его работу.

Адаптивный аналого-цифровой преобразователь содержит реверсивный счетчик 1 импульсов, выход которого соединен с входом преобразователя 2 коданалог, выход которого соединен с первым входом блока 3 вычитания, выход которого соединен с первыми входами блоков 4 и 5 сравнения, выходы которых соединены с входами первого триггера б, первый вход первого регистра 7 соединен с выходом первого реверсивного счетчика 1 импульсов , входы элементов ИЛИ 8 соединены с выходами первого и второго блоков 4 и 5 сравнения, выход генератора 9 импульсов соединен с первым входом ключа

10,второй регистр 11, выход которого соединен с первым входом второго реверсивного счетчика 12 импульсов, первый таймер 13, вход которого соединен с входами второго триггера 14, линии задержки 15 и первого элемента 16 совпадения, второй элемент 17 совпадения, второй вход которого соединен с первым входом второго регистра

11,третий элемент 18 совпадения, первый вход которого соединен с выходом первого таймера 13, блок логики 19, выход которого соединен с первым входом счетчика 20 импульсов, выход которого соединен с входом блока 21 сравнения кодов, блок 22 сравнения кодов, выход которого соединен с первым входом блока логики 19, второй . таймер 23, выход которого соединен с первым входом блока 24 деления, выход которого соединен с вторым вхо0дом третьего триггера-25, :. Адаптивный аналого-цифровой преобразователь работает следующим образом

В исходном состоянии второй 14 и третий 25 триггеры, первый 1 и

5 второй 12 реверсивные счетчики импульсов установлены в нулевое состояние в счетчике 20 импульсов установлено значение логической единицы, В момент времени t импульсы с генератора 9 через ключ 10 на0чинают поступать на счетньТй вход реверсивного счетчика 1 импульсов. Если в момент времени to значение преобразуемого сигнала U(t) 6 , где 6 - допустимое значение погреш5ности аппроксимации, то выходной сигнал блока 3 вычитания и (t,,) Un(to) - (tfyj-C и срабатывает первый блок.4 сравнения, устанавливая первый триггер 6 в состояние

0 логического нуля. Первый 4 и второй 5 блоки сравнения срабатывают при условиях соответственно и(t) Ux(t) - UnKo. (t)S 6 и A(t)- , где UfiKd (t) - выходной сигнал преобразо5ват&пя 2 код-аналог. Следовательно, начиная с момента to содержимое первого реверсивного счетчика 1 импуль- ., сов и выходной сигнал преобразователя 2 код-аналог Unnoi (t) увеличива0ются до момента времени t, когда Опка (t) + и(t) и срабатывает первый блок 5 сравнения, устанавливая первый триггер б в состояние логической единицы, и реверсивный счетчик 1 переводится в режим обрат5ного счета, В момент времени t( импульс с выхода второго блока 5 сравнения, проходя через элемент ИЛИ 8, поступает на вход линии задержки 15 и, задержанный на время С /устанав0ливает второй триггер 14 в состояние логической единицы, и ключ 10 закрывается. Время задержки выбирается из условия,, чтобы при известной частоте следования импульсов с гене5ратора 9 состояние первого реверсивного счетчика 1 импульсов изменилось за время на значение, соответствующее изменению на величину S , Таким образом, в момент времени t, + С

0 справедливо равенство Опка (t +С ) U;,;(t;,), а кодовое значение на выходе первого реверсивного счетчика 1 есть цифровой эквивалент преобразуемого сигнала. Первый таймер 13 фиксирует интервалы времени At, t .ti

5

между моментамипоявления импульсов на выходе элемента ИЛИ 8, В момент времени tj , когда U;i (t) + . пца (tj), срабатывает второй блок 5 сравнения, второй триггер 14 устанавливается в состояние логического нуля , ключ 10 открывается, содержимое первого реверсивного счетчика 1 импульсов начинает уменьшаться, в этот момент времени первый таймер 13 фиксирует интервал времени atj, во второй регистр 11 заносится .предыдущее значение времени &t. В момент времени tg +ЧГ второй триггер 14 устанавливается в состояние логической единицы, ключ 10 закрывается

и Опка (t4 + С ) и« (tg) .

Выходной сигнал блока 22 сравнеп ния кодов, на котором сравниваются значения времени At, и . , поступает на блок 19 логики, который, при ati at,.4 пропускает на счетчик 20 импульсов все импульсы, посту пающие через второй элемент 17 совпадения от элемента ИЛИ 8, а при ut,- ut. блок 19 логики первые два импульса не пропускает. Таким образом, в счетчике 20 импульсов фиксируется значение п 1, где п - количество импульсов на выходе элемент ИЛИ 8 с начала цикла преобразования. Текущее время t от н.ачала цикла преобразования определяет второй таймер 23, блок 24 деления вычисляет значение t/-4-t,, . В момент времени t, когда п t 1 sfr / срабатывает пе вый блок XI сравнения кодов, третий триггер 25 устанавливается в состояние логич€8ской единицы, при этом счетчик 20 импульсов устанавливается в исходное состояние, второй элемент 17 совпадения закрывается, а первый 16 и третий 18 элементы совпадения подготовлены к работе. Начиная с момента времени t,,, импульсы выхода первого таймера 13 поступают через третий элемент 18 совпадения на вычитающий вход второго реверсивного счетчика 12 импульсов. Когда счетчик 12 обнуляется, импульсы с его выхода устанавливают второй триггер 14 в состояние логического нуля записывают во второй реверсивный счетник 12 импульсов кодовое значение, зафиксированное вторым регистром 11. Этот же импульс, задержанный на время f , устанавливает второй триггер 14 в состояние логической .единицы, к этому времени равно U(ta) it .До момента срабатывания первого 4 или второго 5 блоков сравнения работй преобразователя 2 код-аналог повторяется, при этом средняя крутизна сигнала Опка равна производной преобразуемого сигнала в момент времени tg, В момент появления импульса на выходе элемент ИЛИ 8 в первом регистре 7 и втором

таймере 23 фиксируется соответственно ордината и абсцисса существенного отсчета, третий триггер 25 устанавливается в нулевое состояние. На этом заканчивается первый цикл преобразования. Последующие циклы преобразования аналогичны.

Предлагаемое устройство основано на таком методе определения существенных отсчетов преобразуемого сигнала, при котором максимапьная погрешность интерполяции сигнала полиномами первого порядка по существенным отсчетам постоянна на каждом шаге дискретизации и равна наперед заданному значению 6 .

На фиг. 2 приведены четыре возможных варианта участков преобразуемого сигнала, отличающиеся знаками первой и второй производных. Для первого варианта (фиг. 2а) при uj, Oj U 0 можно составить уравнение, связываю;:: щее максимальную погрешность аппроксимации со значениями прироста сигнала и его первой производной в точке

&U(ta) - е U.(ta). t,

Аналогично для второго варианта (фиг. 26) при Ui о; Ut О

) + fc- uj,(ta).to, для третьего варианта (фиг. 2в) при

ui - о; и, О

(ta) 1 + lu;(t,)|. t

и для четвертого варианта (фиг. 2г) при и -.0, и О

luU(to.)r- |u;(ta)l tc,

Следовательно, можно записать |uUx (ta)l + I Ui(ta)| . t(j при U о; и о или и - О, и О, |uU(tQ)| - е |Ui(ta)l to,,

при ui О; и 0 или 1з( о; и о.

Учитывая, что л и (t,,) всегда кратко величень (это следует из принципа действия преобразователя), а также с учетом того, что UK (tg)

запишем

п| 1 (1)

при и о; ul о или vf, i о; и|1 о.

tg

jnj -1

(2)

At;

при U о; U о или и OJU о, где п - количество импульсов, nocTVпающих с выхода элемента ИЛИ 8 за вре

МЯ tg.

Условия, .при которых выполняется уравнение (1), равноценны следующему условии: U t . Аналогично условия из уравнения (2) эквивалентны условию: Ati - А t,- . Таким образом, второй блок 22 сравнения кодов сравнивает величины ut и utj. , блок 19 логики в зависимости от сигнала с второго блока 22 сравнения поступает на счетчик 20 импульсов п + 1 или п - 1 импульсов. Первый блок 21 сравнения кодов срабатывает в Момент времени, когда выполняется одно из уравнений (1) или (2), т.е. определяет момент времени to . Далее, как следует из фиг, 2, необходимо продлить касательную к сигналу U(t) в точке t ив момент времени Т, когда | Uf,na (Т) UII.(T)( , , снять существенный отсчет В устройстве это достигается тем, что с момента времени t0 через равные интервалы времени, соответствующие предшествующему моменту времени tg интервалу времени ut , выходной сигнал преобразователя 2 код-аналог изменяется на значение . При этом .

средняя крутизна сигналов Ur,,;o. (t) (здесь tj, i. t t Т) равна U (t) . ; Запись ординаты и абсциссы сущестт--венного отсчета производится в момент времени Т, когда срабатывает первый 4 или второй 5 блок сравнения

Таким образом, при восстановлении входного сигнала по существенным отсчетам полиномом первого порядка максимальная погрешность интерполяции достигается в точке А и равна по абсолютному значению наперед заданному значению fc.

Из принципа работы предл.агаемого аналого-цифрового преобразователя следует, что интервалы времени между моментами снятия отсчетов значитель.но превышают аналогичные интервалы в устройстве-прстотипе, соответствующие в устройстве по изобретению интервалам времени между моментами появления импульсов на выходе элемента ИЛИ 8.

Таким образом, данное устройство при одина овой точности преобразования обеспечивает более высокий коэффициент сжатия адаптивного преобразования, чем устройство-прототип.

/