Цифровой трансверсальный фильтр Советский патент 1990 года по МПК H03H15/00 

1-й&хбП,

СП

х

00

Изобретение относится к технике обработки сигналов и может быть использовано для фильтрации электрических колебаний в широком диапазоне частот. Целью изобретения является упрощение устройства и расширение области применения. Цифровой трансверсальный фильтр содержит преобразователи кодов, буферные регистры, элемент задержки. При этом каждый I-й (при I=1,2...,N) преобразователь кода объединен с I-м буферным регистром в I-й блок памяти. Возможные варианты выполнения блоков приведены в описании изобретения. Изобретение позволяет уменьшить, стоимость фильтра, повысить его функциональные возможности, повысить его быстродействие. 1 з.п. ф-лы, 3 ил.

Изобретение относится к технике обработки сигналов и может быть использовано для фильтрации электрических колебаний в широком диапазоне частот.

Цель изобретения - упрощение устройства и расширение области применения.

На фиг. 4 изображена структурная электрическая схема предлагаемого цифрового трансверсгшьного фильтра; на фиг. 2 - схема выполнения блоков памяти; на фиг. 3 - схема усовершенствованного фильтра.

Цифровой трансверсальный фильтр (фиг. 1) содержит преобразователи 1 кодов, буферные регистры 2, элемент

3Задержки, каждый г-й (при , 2,...,N) преобразователь 1 кода объединены с i-M буферным регистром 2 в

i-й блок 4 памяти. Кроме того, в фильтр введен (N+1)-й преобразователь 5 кода (фиг. 3).

Блок 4 памяти (фиг. 2) содержит преобразователь 1 кода, выходные шины 1,...,р которого подключены к соответствующим входным шинам 1,...,р буферного регистра 2. Первая группа входных тин 1,...,р преобразователя 1 кодов является первым входом 6 блока 4 памяти, а вторая группа входных шин 1,...,га является вторым входом

7блока .4 памяти. Вход управления буферного регистра 2 служит входом

8управления блока 4 памяти, а выход ные шины буферного регистра 2 служат выходом 9 блока 4 памяти. Выход 9 каждого i-ro блока 4 памяти (фиг. 2) подключен к первому входу 6 (i+1)-ro блока 4 памяти, а выход 9 N-ro блока

4памяти служит выходом 10 фильтра, Вторые входы 7 блоков 4 памяти соединены параллельно и служат информационным входом 11 фильтра. Синхронизирующий вход 12 фильтра через элемент 3 задержки подключен к управляющим входам 8 блоков 4 памяти.

На фиг. 3 представлена схема выполнения фильтра по третьему пункту формулы изобретения. В данном случае вход фильтра 11 соединен с вторыми входами 7 блоков 4 памяти посредство (М+1)-го преобразователя 5 кодов.

Цифровой трансверсальный фильтр работает следукмцим образом.

На вход 11 фильтра (фиг.1) поступает информационный сигнал « в виде параллельного двоичного кода. Одно

временно с ним на вход 12 синхронизации фильтра поступает сигнал синхронизации в виде периодических Импульсов, соответствуюпщх смене информации на входе фильтра. Частота смены информации на входах 11 и 12 фильтра соответствует полосе обрабатываемых сигналов F F 2f, где f частота следования информационных сигналов.

Входной т-разрядный сигнал о, с входа 11 фильтра поступает на вторые входы 7 блоков 4 памяти, реализующих функцию С X , + Х, в результате чег на входах буферных регистров 2 (фиг. 1 в блоках памяти 4 появляется р-раз- рядный код, соответствующий свертке входных сигналов с весами С..

Сигнал синхронизации через время задержки, определяемое элементом 3 задержки, и равное времени распространения сигнала через преобразовател 1 кода появляется на управляющих входах буферных регистров 2.

По этому сигналу в буферные ре- гистры 2 заносятся коды, присутствующие на их входах. Таким образом, в любой момент времени на выходах i-ro буферного регистра 2 присутствует код, соответствующей следующему выражению:

Y . t

.Г.

5

5

0

где а - входная последовательность информационных сигналов.

На выходе 6 N-ro блока 4 памяти присутствует код, соответствующий полной свертке предыдущих входных сигналов с коэффициентами импульсной реакции фильтра (весовыми коэффициентами) , определяющими амплитудно-частотную характеристику фильтра. Таким образом, каждое появление на входах 8 блоков 4 памяти синхросигнала сопровождается появлением на выходе 10 фильтра новой свертки, т.е. нового выходного сигнала.

Быстродействие фильтра определяется в основном временем задержки элемента 3 задержки, которое, в свою очередь, выбирается равным времени распространения сигнала через преобразователь 1 кода. Количество ячеек памяти V в N преобразователях кода определяется следующим выражением:

V N,p.2 .

Для N 4, m р 6, V - 10-, тогда как для прототипа V 10 , т.е.

в 1000 раз меньше. При памяти в 10 бит можно обеспечить следующие характеристики предлагаемого фильтра: , . Быстродействие предлагаемого фильтра должно быть выше, так как время распространения сигнала через память в 10 бит (для прототипа) должно быть значительно больше, чем время распространения сигнала чере-з один преобразователь кода, имеющий (для N 100) в 100 раз меньше ячеек памяти. К тому же предлагаемый фильтр позволяет одновременно получать выходной сигнал со всех выходов 11 блоков памяти 4, т.е. реализовать многоканальную обработку сигналов. При этом на выходе каждого i-ro блока памяти 4 постоянно присутствует сигнал, подвергнутый фильтрации в фильтре i-ro порядка. В фильтр (фиг. 3) введен (Ы+1)-й преобразователь 5 кода. При этом количество разрядов информационного сигнала, по- ступающего на входы блоков 4 памяти, можно значительно сократить. Количество разрядов (т ) кода второго сигнала в логарифмическом виде можно определить по следующей зависимости:

т logj()

где К - основание логарифма в преобразователе 5 кода.

При использовании целых чисел значение К определяет точность представления сигнала j- в логарифмическом виде, которая вычисляется по следующей зависимости:

Т 1) 100%.

Для сигналов с динамическим диапазоном в 120 дБ и необходимой точностью в 1% количество разрядов уменьшится с 20 до 11 разрядов и соответственно объем памяти фильтра

или в

сократится в раз.

20 „(lo-in i --2 раз

О

В данном случае преобразователи 1 кодов реализуют функцию j + К 1

Конструкция блока памяти, содержащая только элементы памяти и обладающая; однородностью структуры, позволяет изготовлять их в интегральном исполнении с большой степенью интеграции. Коэффициенты С могут зано

0

15

20

О

1

ситься заранее в процессе изготовления. Имея набор блоков памяти в микросхемном исполнении с различными С,- можно быстро строить фильтры различного порядка или быстро перестраивать их характеристики. Изготовление фильтра не требует специальной подготовки, так как структура их предельно проста (последовательное включение элемент тов с заранее известными Cj).

Таким образом, изобретение позволяет упростить схему и расширить область применения предлагаемого фильтра. .

Экономический эффект от применения предлагаемого фильтра может быть получен путем уменьшения стоимости фильтра, повышения его функциональных возможностей (увеличение порядка фильтра и разрядности используемых сигналов), простоты изготовления, построения многофункциональных устройств обработки (за счет упрощения 25 перестройки фильтра), а также путем увеличения быстродействия и, следовательно, области его применения. Формула изобретения

к первому входу (i+1)-ro блока памяти, а выход N-ro блока памяти является выходом фильтра, вторые входы блоков памяти соединены параллельно и являются информационным входом фильтра, синхронизирующий вход фильтра через элемент задержки подключен к управляющим входам блоков памяти.

35

40

45

50

55

янных запоминаю1цих устройств реализующих функцию С,,, где X,, величина сигналов в цифровом коде на первой и второй группе шин преобразо- вателей кодов соответственно, а С - (Коэффициент импульсной реакции фильтра, являющийся постоянной величиной для каждого i-ro преобразователя ког дов.

12

Санхр. Дг итф

Фиг. 2

S р.