Д-триггер Советский патент 1990 года по МПК H03K3/353 

сл

г со

CD 1

О

Изобретение относится к импульсной технике и может быть использовано при построении универсальных и специализированных цифровьпс вычислительных устройств.

Цель изобретения - уменьшение потребляемой мощности.

На чертеже представлена схема Д-триггера.

Д-триггер содержит первый 1, вто- рой 2, третий 3, четвертый 4 элементы с третьим состоянием, первый 5 и второй б инверторы, истоки р- и п-ка- нальнык транзисторов которых соединены соответственно с шинами питания 7 и общей 8, выходы элементов 1, 4 соединены с входом инвертора 5, образуя первый выход 9 (Q1) схемы, выходы элементов 2, 3 соединены с входом инвертора 6, образуя второй выход 10 (Q2) 10 схемы, информационные входы 11 (Q1) и 12 (D 2) триг- гера подключены соответственно к входам элементов 1 и 2, выходы инверторов 5 и 6 соединены соответственно с входами элементов 3 и 4, прямые первый 13 и второй 14 управляющие входы схемы соединены соответственно с прямым управляющим входом элемента 1, инверсньм управляющим входом элемента 4 и прямым управляю- пщм входом элемента 2, инверсным управляющим входом элемента 3, а инверсные первый 15 (С1) и второй 16 (С2) управляющие входы схемы соединены соответственно с инверсным управ- ляющим входом элемента 1, прямым управляющим входом элемента 4 и инверсным управляющим входом элемента 2, .прямым управляющим входом- элемента 3.

На чертеже показана реализация элементов с третьим состоянием (1-4) в виде неинвертирующих двунаправленных ключей на МДП-транзисторах разного типа проводимости.

Возможны и другие реализации этих элементов, например, в виде инвертирующих ключей на МДП-транэисторах, а также их произвольные сочетания в схеме. Необходимым условием при этом является требование образования в схеме бистабильного кольца (четное число инвертирующих элементов) в режиме хранения информации (), Возможны также и другие реализации схем 1-4, например, на биполярных TpaHi-HCTOpax.

0

5

0

5

0

0

0

5

Д триггер работает следующим образом.

В режиме хранения информации на управляющих входах триггера установлены сигналы (), которые закрывают прохождение .информации с входов 11 (D1), 12 (D2) триггера (элементы 1 и 2 находятся в отключенном или третьем состоянии) и открывают элементы ЗиЛ, разрешая прохождение информации соответственно с выхода инвертора 5 через элемент 3 на вход инвертора бис выхода инвертора 6 через элемент 4 на вход инвертора 5. Таким образом замыкается бистабильное (триггерное) кольцо, образованное инверторами 5 и 6, и на выходах 9 и 10 хранится предьщущая информация, например соответственно и или и . При реализации схемы триггера на КМДП- структурах статическое потребление энергии в этом режиме практически отсутствует,

В режиме записи информации по одному из входов ВГ (или D 2) устанавливается С 1 1, (или , ), При этом открыты элементы 1,3 (или 2,4), а элементы 2,4 (или 1,3) закрыты и бистабильное кольцо в любом случае разрывается одним из управляющих сигналов, не препятствуя записи информации со соответствующему входу схемы, В указанном режиме осущест- 5 вляется запись информации , (или , ), Энергопотребления в этом режиме также практически нет, вследствие отсутствия состязаний логических уровней сигпалов,

В режиме записи информа.ции. одновременно по двум входам () элементы 1,2 открыты, а 3,4 закрыты и на выходах , Q2 5 D2, т,е, схема триггера распадается на два независимых канала и энергопотребление также отсутствует. Этот режим может использоваться для улучшения контролепригодности цифровых устройств, использующих такой триггер Это объясняется возможностью п,ере- вода схем с памятью в обьиные комбинационные логические схемы, провер- ка которых осуществляется намного легче.

Ф

.ормула изобретения

Д- триггер, содержащий первый и второй элементы с третьим состоянием.

1599970

выходы которых соединены с входами соответственно первого и второго инверторов на КМДП-транзисторах, о т ли чающийся тем, что, с целью снижения потребляемой мощности, в него введены третий и четвертый элементы с третьим состоянием, входы которых соединены с выходами соответственно первого и второго инверторов, а выходы подключены соответственно к выходам второго и первого элементов с третьим состоянием, прямой и инверсный управляющие входы

I

первого элемента с третьим состояушем подключены соответственно к инверс- ;- ному и прямому управляющим входам четвертого элемента с третьим состоянием, прямой и инверсный управляющие входы второго элемента с третьим состоянием подключены соответственно к инверсному и прямому управляшщ -1К входам третьего элемента с третьим состоянием, а истоки транзисторов . р- и п-типа инверторов подключены соответственно к шине питания и к общей шине.

Изобретение относится к импульсной технике и может быть использовано при построении универсальных и специализированных цифровых вычислительных устройств. Цель изобретения - уменьшение потребляемой мощности. D-триггер содержит элементы с третьим состоянием 1-4, инверторы 5 и 6, шину питания 7 и общую шину 8, информационные входы 11 и 12, прямые управляющие входы 13 и 14, инверсные управляющие входы 15 и 16. Введение дополнительных элементов с третьим состоянием 3,4 и новых связей позволяет исключить возникновение цепей сквозного протекания тока в режиме записи информации. 1 ил.