Триггер на МПД-транзисторах Советский патент 1986 года по МПК H03K3/353 

1

Изобретение относится к вычислительной технике и электротехнике и может быть использовано в качестве элемента универсальных и специализированных вычислительных машин и устройств.

Цель изобретения - снижение потребляемой мощности путем отключения в статической фазе реядама записи цепи: тактирующий вход - .транзистор второго инвертора - информационный вход.

На чертеже изображена схема электрическая принципиальная триггера на МДП-транзисторах.

Триггер на МДП-транзисторах содержит первый 1 и второй 2 инверторы и ключ 3, выход первого инвертора 1 соединен с входом второго инвертора 2, а выход второго инвертора 2 - с входом первого инвертора 1 и с выходом ключа 3, затвор ВДП-транзисто- ра Р-типа 4 ключа 3 соединен с прямым тактирующим входом 5, а затвор МДП-транзистора и-типа 6 ключа 3 - с инверсным тактирующим входом 7, вход ключа 3 соединен с информационным входом 8, выход первого инвертора 1 и выход второго инвертора 2, построенного на транзисторах 9 и 10 являются соответственно инверсным и прямым выходами 11 и 12, третий и четвертый инверторы 13 и 14 и первый и второй дополнительные МДП транзис1223349

1 и 2, сохраняет информацию. Предположим, что на входе инвертора 1 уровень логического нуля, а на информационном входе 8 - уровень логи5 ческой единицы, что соответствует режиму записи в триггер единичного уровня при наличии на прямом и инверсном тактирующих входах 5 и 7 комбинации сигналов 01, тогда начинает- О ся переключение триггера в единичное состояние и заряд емкости входа инвертора 1 происходит как через открытый ключ 3, так и через открытые транзисторы 10 и 16. Далее срабаты15 тает инвертор 1 и на его выходе устанавливается низкий потенциал, который закрывает транзистор 10 и открывает транзистор 9, так как инверторы 13 и 14 еще не сработали

20 (на затворе транзистора 15 уровень логического нуля и он открыт), образуется делитель напряжения в цепи: ключ 3 - транзисторы 9 и 15- прямой тактирующий вход 5, и уро25 вень напряжения на входе инвертора 1 оказьюается сниженным на величину ьи, зависящую от соотношения сопротивлений в цепи делителя напряжения. Данное состояние в режиме запи30 си характерно для известного триггера. Затем приходит высокий логический уровень через инвертор 13 и разрывает цепь делителя напряжения, закрывая транзистор 15, и потенциал входа инторы 15 и 16, исток МДП-транзистора9 35 вертора 1 повьшается до уровня питания. Тем самым устанавливается потребление мощности из-за протекания тока по цепи делителя напряжения. При подаче на прямой и инверсный тактирующие BXCJE J 5 и 7 комбинации сигналов 10 триггер переходит в ре- жкм хранения информации.

р-типа второго инвертора 2 соединен со стоком первого, дополнительного МДП-транзистора 15, исток которого соединен с входом третьего инвертора 13 и с прямым тактирующим входом 5, а затвор - с выходом третьего инвертора 13, исток МДП-транзистора 10 второго инвертора 2 соединен со стоком второго дополнительного МДП-транзистора 16, исток которого соединен с входом четвертого инвертора 14 и с инверсным тактирующим входом 7, а затвор - с выходом четвертого инвертора 14.

Триггер на МДП-транзисторах работает следующим образом.

При наличии на прямом и инверсном тактирующих входах 5 и 7, комбинации сигналов 10, ключ 3 закрыт, на выходах инверторов 13 и 14 комбинация сигналов 01, транзисторы 15 и 16, следовательно, открыты и бистабиль- ная схема, составленная инверторами

вертора 1 повьшается до уровня пи

тания. Тем самым устанавливается потребление мощности из-за протекания тока по цепи делителя напряжения. При подаче на прямой и инверсный тактирующие BXCJE J 5 и 7 комбинации сигналов 10 триггер переходит в ре- жкм хранения информации.

При подаче на информационный вход 8 уровня логического нуля и на прямой и инверсный тактируиицие входы 5 и 7 комбинации 01 происходит запись нуля в триггер. При этом процессы протекают аналогично процессам при записи в триггер логической единицы.

Формула изобрете ния

Триггер на МДП-транзисторах по авт.св. № 1058034, отличающийся тем, что, с целью снижения потребляемой мощности, в него введены третий и четвертый инверто3 1223349.4

рьГЪ первый и второй дополнительныедом третьего инвертора, четвертый МДП-транзисторы, причем третий ин-инвертор и переход затвор - сток вто- вертор и переход затвор - сток пер-рого дополнительного МДП-транзистора вого дополнительного МДП-транзисто-включены последовательно между ин- |ра включены последовательно междуs версным тактирую1цим входом и исто- прямым тактирующим входом и истокомком МДП-транзистора и-типа второго МДП-транзистораР -типа второго ин-инвертора, исток второго дополни- вертора, исток первого дополнитель-тельного МДП-транзистора соединен ного МДП-транзистора соединен с вхо-с входом четвертого инвертора.

Изобретение относится к вычислительной технике и электротехнике и является дополнительным к основному авт.св. № 1058034. Цель изобретения - снижение потребляемой мощности. Триггер содержит первый и второй инверторы 1 и 2, ключ 3, третий и четвертый инверторы 13 и 14, дополнительные МДП-транзисторы 15 и 16. Затвор МДП- транзистора р-типа 4 ключа 3 соединен с прямым тактирующим входом 5, а затвор МДП-транзистора h-типа 6 ключа - с информационньм входом 8. Выходы инверторов 1 и 2, построенных на транзисторах 9 и 10, являются соответственно инверсным и прямым выходами 11 и 12. Триггер позволяет отключить в статической фазе режим записи цепи: тактирующий вход - транзистор второго инвертора - информационный вход. 1 ил. (Л ю 1C 00 со 4iii СО