КМДП-компаратор с регенерацией Советский патент 1990 года по МПК H03K5/24 G05B1/01 

Изобретение относится к импульсной технике и может быть использовано при построении аналоговых и аналого-цифровых схем на МДП-транзисторах.

Цель изобретения - повышение досто- верности сравнения медленно меняющихся сигналов и уменьшение потребляемой мощности за счет уменьшения генерации.

На фиг. 1 представлена принципиальная .схема КМДП-компаратора с регенера- цией; на фиг. 2 - временные диаграммы, поясняющие его работу.

КМДП-компаратор с регенерацией содержит источник 1 управляющего напряже- ния, первый элемент 2 смещения, состоящий из генератора 3 вытекающего тока на транзисторе р-типа. токового отражателя 4 на транзисторах п-типа, ключа 5 на транзисторе п-типа, дифференциальный каскад 6, состоящий из дифференциальной пары на первом 7 и втором 8 транзисторах р-типа, генератора 9 тока на третьем транзисторе р-типа, токового отражателя, выполненного на нагрузочных транзисторах 10 и 11 п-типа, усилитель 12 с общим источ- ком, инвертирующий усилитель 13, второй элемент 14 смещения, состоящий из генератора 15 втекающего тока на транзисторе п-типа, токового отражателя 16 на транзисторах р-типа, ключа 17 на транзисторе р- типа, первый 18, второй 19 D-триггеры, первый 20 и второй 21 инвертирующие элементы задержки, первый 22 и второй 23 элементы И. элемент ИЛИ 24, первый 25, второй 26, третий 27 и четвертый 28 инвер- торы, первый 29 и второй 30 КМДП-ключи на транзисторах п- и р-типа, конденсатор 31, выходную шину 32 и шину 33 источника напряжения (Е), при этом дифференциальный каскад 6, усилитель 12 с общим источником и инвертирующий усилитель 13 соединены последовательно, затвор первого 7 транзистора дифференциального каскада 6 является неинвертирующим, затвор второго транзистора 8 - инвертирующим входами компаратора, истоки первого 7 и второго 8 транзисторов объединены и подключены к выходу генератора 9 тока на третьем транзисторе р-типа, затвор котор

5 0 5

го соединен с источником 1 управляющего напряжения, сток первого 7 транзистора со- . единен с входом отражателя тока, выполненного на нагрузочных транзисторах 10 и 11, сток первого транзистора 7 соединен с выходами отражателя 4 тока и первого элемента 2 смещения, вход отражателя 4 тока соединен с выходом генератора 3 вытекающего тока на транзисторе р-типа, затвор которого подключен к источнику 1 управляющего напряжения, исток выходного транзистора отражателя 4 тока подключен к стоку транзистора п-типа ключа 5, сток первого транзистора 7 соединен с выходами отражателя 16 тока и второго элемента 14 смещения, вход отражателя 16 тока соединен с выходом генератора 15 втекающего тока на транзисторе п-типа, затвор которого подключен к выходу источника 1 управляющего напряжения, исток выходного транзистора отражателя 16 тока подключен к стоку транзистора ключа 17, затвор которого соединен с выходом первого инвертора 25, затвор транзистора ключа 5 соединен с выходом- первого элемента И 22 и входом элемента ИЛИ 24, другой вход которого соединен с входом первого инвертора 25 и выходом второго элемента И 23, D-входы D-триггеров 18 и 19 соединены с шиной 33 источника напряжения, С-входы - с выходом инвертирующего усилителя 13, прямой выход первого D-триггера 18 - с первым входом первого элемента И 22, и нверсный выход - с входом первого инвертирующего элемента 20 задержки, выход которого соединен с R-Bxo,;oM первого D-триггера 18, прямой выход второго О-триггера 19 соединен с первым входом второго элемента И 23, инверсный выход - с входом второго инвер0 тирующего элемента 21 задержки, выход которого соединен с R-входом второго D-триггера 19, второй вход первого элемента И 22 соединен с выходом третьего инвертора 27, входом четвертого инвертора 28 и

5 через конденсатор 31 с общей шиной, выход элемента ИЛИ 24 соединен с входом второго инвертора 26, затвором транзистора р-типа первого КМДП-ключа 29 и затвором транзистора п-типа второго КМДП-ключа

30, исток транзистора р-типа первого КМДП-ключа 29 соединен со стоком транзистора п-типа и выходом инвертирующего усилителя 13, сток транзистора р-типа первого КМДП-ключа 29 соединен с истоком транзистора п-типа, входом третьего инвер- тора, истоком и стоком транзисторов ft- и п-типа второго КМДП-ключа 30, сток и исток которых соединены с выходом четвертого инвертора 28, с вторым входом второго элемента И 23 и выходной шиной компаратора, выход второго инвертора. 26 соединен с затвором .транзистора п-типа первого КМДП-ключа 29 и затвором транзистора р- типа второго КМДП-ключа 30.

КМДП-компаратор с регенерацией ра- ботает следующим образом.

Предположим, что напряжение на неинвертирующем входе компаратора + монотонно возрастает со скоростью не более 1 мВ/мкс от очень малого или нулевого зна- чения, а на инвертирующий подается опорное напряжение, задающее порог компаратора. Пусть компаратор имеет зону нечувствительности 10 мВ. При этом D-триг- геры 18 и 19 в начальный момент времени находятся в нулевом состоянии, первый КМДП-ключ 29 открыт, второй КМДП-ключ 30 закрыт и запряжение низкого логического уровня с выхода инвертирующего усилителя 13 через последовательно соединенные третий 27 и четвертый 28 инверторы поступает на выход компаратора; Ключ 5 первого элемента 2 смещения и ключ 17 второго элемента 14 смещения закрыты. Как только напряжение на неинвер- тирующем входе компаратора достигает зоны нечувствительности возникает высокочастотная генерация с частотой 5-10 МГц. которая для устройства-прототипа определяется интервалом времени At U3H/Vt, где USH - диапазон зоны нечувствительности компаратора, Vt-скорость изменения входного сигнала на неинвертирующем входе компаратора. В течение этого интервала времени резко возрастает потребляемая мощность и отсутствует достоверная информация о сравнении входного сигнала с опорным напряжением.

В предлагаемом устройстве при появлении на выходе инвертирующего усилителя -13 сигнала высокочастотной генерации по переднему фронту этого сигнала переключается в единичное состояние первый D- триггер 18 и по заднему фронту сигнала переключается в единичное состояние вто- рой D-триггер 19. Единичное состояние триггеров поддерживается неизменным до завершения интервала временной задержки Тэ,. формируемой двумя элементами 20 и.

21 задержки импульсного сигнала, подключаемыми к инверсным выходам первого 18 и второго 19 D-триггеров. Длительнрсть интервала временной задержки Тз должна превышать интервал времени, необходимый для прохождения входным сигналом зоны нечувствительности компаратора. Напряжение высокого уровня на выходе третьего инвертора 27 является разрешающим для прохождения сигнала с прямого выхода первого D-триггера 18 на выход элемента И 22, при зтом блокируется прохождение сигнала с прямого выхода второго Ь-триггера 19 на выход элемента И 23. Напряжение низкого уровня с выхода элемента И 23 поступает на один вход элемента ИЛИ 24. разрешая прохождение сигнала прямого выхода перво j D-триггера 18 на выход зле- мента ИЛИ 24. Сигнал высокого уровня на выходе элемента ИЛИ 24 открывает второй 30 и закрывает первый 29 КМДП-ключи выходного триггера-защелки, обеспечивая сохранение на выходе компаратора неизменного предыдущего, нулевого, логического состояния. Для устранения неравенства задержки распространения сигналов по двум цепям: первый 29 КМДП- ключ - третий инвертор 27 и первый D-триггер 18 - элемент И 22 - элемент ИЛИ 24. включен.конденсатор 31. Значение емкости конденсатора 31 выбрано не менее 2 пФ. что обеспечивает разность задержек не более 2 НС при выходном сопротив/.ении МДП- транзистора около 10 кОм. Напряжение высокого уровня с выхода элемента И 22 открывает МДП-транзистор п-типа ключа 5, через который из дифференциального каскада компаратора вытекает ток. определяемый током генератора 3 вытекающего тока и соотношением размеров транзисторов токового отражателя 4. что эквивалентно мгновенному увеличению напряжения входного сигнала на неинвертирующем входе компаратора на величину ./дт, где 1выт. - вытекающий ток; gm - крутизна характеристик входных транзисторов 7 и 8 входного дифференциального каскада 6 (пунктир на фиг.2). Таким образом осуществляется регенеративная обратная связь на вход компаратора. По окончании длительности единичного импульса на выходе первого D-триггера 18. за которую входной сигнал выходит из зоны нечувствительности, а выходной сигнал инвертирующего усилителя 13 устойчиво принимает единичное логическое состояние, вновь открывается первый КМДП-ключ 12 и закрывается второй КМДП- ключ 30 и выходной сигнал инвертирующего усилителя 13 проходит на выход компаратора. При монотонном изменении входного

сигнэла компаратора на неинвертирующем входе от большого к малому или нулевому высокий логический сигнал с прямого выхода второго D-триггера 19 через открытый элемент И 23 (элемент И 22 при этом блокирован сигналом низкого уровня с выхода третьего инвертора 27) и инвертор 25 открывает ключ 17 второго элемента 14 смещения. В течение прохождения входным сигналом зоны нечувствительности включается генератор втекающего тока, что эквивалентно мгновенному уменьшению входного сигнала компаратора на неинвертирующем входе на величину и 1втек./дт, где 1втвк. втекающий ток; gm - крутизна характеристик.входных транзисторов 7 и 8, т.е. осуществляется регенеративная связь, ускоряющая выход компаратора из зоны нечувствительности. Выходной сигнал компаратора во время действия обратной связи остается неизменным, равным предыдущему высокому логическому сигналу, так как на дто время вновь закрывается выходной триггер-защелка. По окончании длительности единичного импульса на прямом выходе второго D-триггера 19 и соответственно выходе элемента ИЛИ 24 сигнал высокого уровня с выхода инвертирующего усилителя 13 через третий и четвертый инверторы 27 и 28 постулает на выход компаратора.

Таким образом, за счет введения амплитудной и временной селекции сигналов при нарастании и спаде входного сигнала компаратора исключается высокочастотная генерация (дребезг) на выходе компаратора, предотвращаете увеличение потребляемой мощности, повышается достоверность анализа входной аналоговой информации.

Технический эффект от использования предлагаемого КМДП-компаратора с регенерацией заключается в повышении достоверности анализа аналоговой информации и уменьшении потребляемой мощности за счет устранения генерации при сравнении медленно меняющихся сигналов близких амплитуд.

Форму л а изобретени я

КМДП-компаратор с регенерацией, выполненный на полевых транзисторах, содержащий источник управляющего напряжения, первый элемент смещения, состоящий из генератора вытекающего тока, отражателя тока и ключа, а также последовательно соединенные дифференциальный каскад, усилитель с общим истоком и инвертирующий усилитель,а дифференциальный каскад выполнен на первом и втором транзисторах р-типа, затвор первого из которых является соответственно неинвертируЮ- щим, а затвор второго - инвертирующим

входами компаратора, истоки первого и второго транзисторов объединены и подключе- ны к выходу генератора тока дифференциального каскада на третьем

транзисторе р-типа, затвор которого соединен с входом источника управляющего на- пряжения а нагрузкой дифференциального каскада являются нагрузочные транзисторы ; п-типа, затворы которых объединены и под0 ключены к стоку первого транзистора и выходу отражателя тока первого элемента смещения, выполненного на транзисторах п-типа, а вход отражателя тока соединен с выходом генератора вытекающего тока пер5 вого элемента смещения на транзисторе р-типа, затвор которого подключен к входу источника управляющего напряжения, а исток выходного транзистора отражателя тока первого элемента смещения подключен к

0 стоку транзистора п-типа ключа, исток которого подключен к общей шине, шину источника напряжения, отличающ и и с я тем, что, с целью повышения достоверности сравнения медленно меняющихся сигналов

5 и уменьшения потребляемой мощности за счет уменьшения генерации, в него введены второй элемент смещения, содержащий генератор втекающего тока, отражатель тока и ключ, первый, второй D-триггеры, пер0 вый и второй инвертирующие элементы задержки, первый и второй элементы И, элемент ИЛИ, первый-четвертый инверторы, первый и второй КМДП-ключи на транзисторах п- и р-типа, конденсатор, при этом сток

5 первого транзистора дифференциального каскада соединен с выходом отражателя тока второго элемента смещения, выполненного на транзисторах р-типа, вход отражателя тока соединен с выходом гене0 ратора втекающего тока второго элемента смещения на транзисторе п-типа, затвор которого подключен к выходу источника управляющего напряжения, исток выходного транзистора отражателя,трка второго эле5 мента смещения подключен к стоку транзистора р-типа ключа, затвор которого соединен с выходом первого инвертора, затвор транзистора п-типа ключа первого элемента смещения соединен с выходом

0 первого элемента И и с первым входом элемента ИЛИ, второй вход которого соединен с входом первого инвертора и выходом второго элемента И, D-входы первого и второго D-триггеров соединены с шиной

5 источника напряжения, С-входы - с выходом инвертирующегоус - пигеля, прямой выход первого D-триггера соединен с первым входом первого элемента И, инверсный выход - с входом первого инвертирующего элемента задержки; выход которого соединем с R-входом первого D-триггера, прямой выход второго D-триггера соединен с первым входом второго элемента И, инверсный выход соединен с входом второго инвертирующего элемента задержки, выход которого соединен с R-входом второго D-триггера, выход элемента ИЛИ соединен с входом второго инвертора, с затвором транзистора р-типа первого КМДП-ключа и затвором транзистора п-типа второго КМДП-ключа, исток транзистора р-типа первого КМДП- ключа соединен со стоком транзистора п-типа и выходом инвертирующего усилителя, сток транзистора р-типа первого КМДП0

6-

ключа соединен с истоком транзистора п-типа, входом третьего инвертора, истоком и стоком транзисторов р- и п-типа второго КМДП-ключа, сток и исток которых соединены с выходом четвертого инвертора, вторым входом второго элемента И и выходной шиной компаратора, выход-второго инвертора соединен с затвором транзистора п-типа первого КМДП-ключа и затвором транзистора р-типа второго КМДП-ключа, вход первого элемента И соединен с выходом третьего инвертора и входом четвертого инвертора и через конденсатор подключен к общей шине.

Изобретение относится к импульсной технике и может использоваться при построении аналого-цифровых схем на МДП-транзисторах. Цель - повышение достоверности сравнения медленно меняющихся сигналов и уменьшение потребляемой мощности. Компаратор содержит собственно компаратор, построенный на трех каскадах: дифференциальном входном каскаде 6, каскаде 12 суммирования и перехода к двухпроводному выходу, выходном каскаде 13 инвертирующего усилителя, а также содержит первый и второй элементы 2, 14 смещения с источником вытекающего тока, два ждущих мультивибратора, построенных на D-триггерах 18, 19 и элементах 20, 21 задержки импульсного сигнала, комбинационную схему формирования сигналов управления элементами 2, 14 смещения, выходной триггер-защелку, состоящий из КМДП-ключей 29, 30, инверторов 26, 27, 28. При нахождении входного сигнала вне зоны нечувствительности (неопределенности) компаратора выходной сигнал компаратора устойчиво принимает единичное или нулевое логическое состояние. При попадании входного сигнала в зону неопределенности один или оба D-триггера 18, 19 переходят в единичное состояние и с учетом предыдущего состояния компаратора включается тот элемент смещения, который обеспечивает смещение входного дифференциального каскада 6, эквивалентное мгновенному выходу входного сигнала из зоны неопределенности в определенное логическое состояние. Длительность интервала действия регенеративной обратной связи превышает время перехода входным сигналом, имеющим минимальную скорость изменения напряжения, всей зоны неопределенности, что позволяет подавить нежелательный высокочастотный колебательный сигнал ("дребезг") на выходе компаратора. 2 ил.