Цифровой генератор качающейся частоты Советский патент 1990 года по МПК H03B23/00 

DS

о

чЗ

со

Os

Изобретение относится к радиотехнике и может использоваться в измерителях частотных характеристик радиоустройств.

Цель изобретения - обеспечение управления законом изменения выходной частоты.

На чертеже приведена структурная электрическая схема цифрового генератора качающейся частоты.

Цифровой генератор содержит задающий генератор 1, мультиплексор 2, счетчик 3, цифровой компаратор 4, первый управляемый делитель 5 частоты (УДЧ), реверсивный счетчик (PC) 6, второй управляемый делитель 7 частоты (УДЧ), счетный триггер 8, дифференцирующую цепь (ДЦ)9 и инвертор 10,

Цифровой генератор качающейся частоты работает следующим образом.

Информационный сигнал содержит информацию о двоичном коде периода, величине и средней частоте девиации, законе качания выходной частоты, а также сигналы сброса и строб записи этой информации в первый 5 и второй 7 УДЧ, а также в PC 6. Первый УДЧ 5, PC 6 и второй УДЧ 7 и счетчик 3, а также счетный триггер 8 сбрасываются в исходное состояние (цепи сброса не показаны). Перед началом работы с помощью информационного сигнала в первый 5 и второй 7 УДЧ заносится код начальной установки, а на управляющие входы мультиплексора 2 поступает двухразрядный код управления.

В зависимости от значения кода управления мультиплексора 2 цифровой генератор качающейся частоты может работать в трех режимах;

Код управления 00 - частота на выходе ступеньчато возрастает, а затем ступеньча- то спадает по линейному закону.

Код управления 10 частота ступеньчато возрастает по линейному закону от мини- мального до максимального значения, после чего происходит ее скачкообразное изменение и возврат к первоначальной частоте.

Код управления 01 - частота ступеньчато уменьша€;тся по линейному закону от максимапьного до минимального значения, после чего происходит ее скачкообразный возврат к первоначальной частоте.

При значении кода управления мультиплексора 2, равном 00, его первый вход отключен от первого выхода, а второй вход подключается к-второму выходу; при этом выход ДЦ 9 отключен от входа предварительной установки PC б, а выход счетного триггера 8 подключен через мультиплексор 2 к входу управления направлением счета

0

5

0

5

0

5

0

45

50

55

PC 6. Задающий генератор 1 обеспечивает формирование импульсной последовательности с требуемой частотой, стабильность которой может быть достаточно высокой.

Первый УДЧ 5, который определяет период девиации, осуществляет деление частоты входной импульсной последовательности, поступающей с задающего генератора 1, в соответствии с выражением сFO

гвых - -Z.

2 - m

где РВЫХ- частота выходного сигнала первого УДЧ 5;

FO - частота входного сигнала первого УДЧ 5, равная частоте задающего генератора 1;

п - количество разрядов первого УДЧ 5; m - код начальной установки первого УДЧ 5.

Частота выходного сигнала первого УДЧ 5 поступает на тактовый вход счетчика 3 и начинает его заполнять. В момент равенства состояний счетчика 3 и РС 6 на выходе цифрового компаратора 4 формируется выходной импульс, который сбрасывает по входу обнуления счетчик 3 в исходное состояние и подает один импульс на вход второго УДЧ 7 и на тактовый вход PC 6, и тем самым добавляет единицу или вычитает в PC 6, в зависимости от состояния счетного триггера 8 (при нулевом состоянии счетного триггера 8 вычитает, при единичном состоянии добавляет), выход которого через мультиплексор 2 подключен к входу управления направлением счета PC 6.

В исходном состоянии счетный триггер 8 находится в нулевом состоянии, поэтому состояние PC 6 уменьшается, и после поступления на счетчик 3 количества импульсов на один меньше, чем в предыдущем цикле, в момент равенства состояний счетчика 3 и PC 6 на выходе цифрового компаратора 4 формируется второй выходной импульс, который также устанавливает в исходное состояние счетчик 3, добавляет единицу во второй УДЧ 7 и вычитает единицу из PC 6. На выходе цифрового генератора качающейся частоты выходная частота ступеньчато возрастает по линейному закону от минимального до максимального значения. Этот процесс повторяется до переполнения второго УДЧ 7, при этом короткий импульс переполнения с выхода второго УДЧ 7, сформированный ДЦ 9, поступает на вход счетного триггера 8 и устанавливает его в единичное состояние, PC 6 начинает работать в режиме слежения, а выходная частота устройства спадает по линеб ному закону. Инвертор 10 дает возможность изменять состояние PC 6 по заднему фронту выходного импульса цифрового компаратора 4.

Этот процесс продолжается до переполнений второго УДЧ 7, при этом импульс переполнения, поступающий через ДЦ 9, устанавливает счетный триггер 8 в исходное состояние.

Таким образом, на выходе цифрового генератора качающейся частоты выходная частота вначале возрастает по линейному закону от минимального до максимального значения, а затем, наоборот, с дискретностью изменения периода, равной- периоду выходной частоты на выходе первого УДЧ 5. Значение выходной частоты может регулироваться в широких пределах в зависимости от разрядности PC 6 и значения управляющего кода, причем при большой разрядности PC 6 можно задать достаточно низкое значение выходной частоты. Первый УДЧ 5 определяет период девиации, а PC 6 и второй УДЧ 7 определяют среднюю частоту и величину девиации соответственно.

При значении управляющего кода мультиплексора 2, равном 10, его первый вход Г1одключается к первому выходу, а третий вход к второму выходу, при этом выход второго УДЧ 7 через ДЦ 9 подключается к входу предварительной установки PC б, а выход счетного триггера 8 отключается от выхода управления направлением счета PC 6, на который в этом случае поступает сигнал логического О.

PC 6 работает на вычитание и выходная частота устройства будет линейно возрастать от минимального до максимального значения до момента переполнения второго УДЧ 7. Импульс переполнения, сформированный ДЦ 9, восстанавливает первоначальный код, занесенный в PC 6, и вы;;:одная частота скачкообразно возвращается к начальному значению. В остальном работа в этом режиме не отличается от предыдущей. При значении кода управления мультиплексора 2, равном 01, его первый вход подключен к первому выходу, как во втором режиме, а четвертый вход подключается к второму выходу, при этом выход второго УДЧ 7 через ДЦ 9 подключается к входу предварительной установки PC 6. а на вход управления направлением счета PC 6 поступает сигнал логической 1,

PC 6 работает на сложение и выходная частота спадает от максимального значения до минимального по линейному закону до

20

25

момента переполнения второго УДЧ 7. Импульс переполнений второго УДЧ 7 восстанавливает первоначальный код в PC 6 и выходная частота скачкообразно возвраща5 ется к исходному значению.

Предлагаемый генератор качающейся частоты обладает расширенными функциональными возможностями в области изменения закона качания выходной частоты,

10 что позволяет получить линейную зависимость изменения частоты и несколько режимов качания выходной частоты цифрового генератора качающейся частоты.

15 Формула из обретения

Цифровой генератор качающейся частоты, содержащий последовательно соединенные задающий генератор и первый управляемый делитель частоты, последовательно соединенные счетчик, цифровой компаратор и второй управляемый делитель частоты, а также реверсивный счетчик, выход которого соединен с другим входом цифрового компаратора, и счетный триггер, а выход цифрового компаратора соединен с входом обнуления счетчика, о т л и ч а ю- щ и и с я тем, что, с целью обеспечения управления законом изменения выходной частоты, введены инвертор, дифференцирующая цепь и мультиплексор, первый и второй выходы которого соединены соответственно с входом предварительной установки и входом управления направление; л счета реверсивного счетчика, тактовый вход которого соединен с выходом инвертора, вход которого соединен с выходом цифрового компаратора, выход второго управляемого делителя частоты соединен с входом 0 дифференцирующей цепи, выход которой соединен с входом счетного триггера и первым входом мультиплексора, выход счетного триггера соединен с вторым входом мультиплексора, выход первого управляемого делителя частоты соединен с тактовым входом счетчика, при этом третий и четвертый входы мультиплексора являются входами соответственно сигналов логического нуля и логической единицы цифрового генератора качающейся частоты, а адресный вход мультиплексора соединен с информационными входами первого и второго управляемых делителей частоты и информационным входом реверсивного счетчика и является информационным входом цифрового генератора качающейся частоты.

0

5

5

0

5

Изобретение относится к радиотехнике и может быть использовано в измерителях частотных характеристик радиоустройств. Цель изобретения - обеспечение управления законом изменения выходной частоты. Цифровой генератор содержит задающий генератор 1, счетчик 3, цифровой компаратор 4, управляемые делители частоты /УДЧ/ 5 и 7, реверсивный счетчик /РС/ 6, счетный триггер 8, введены мультиплексор 2, дифференцирующая цепь 9 и инвертор 10. Управление законом изменения частоты обеспечивается путем изменения режима работы РС 6 в зависимости от требуемого закона изменения частоты. В случае, когда частота на выходе цифрового генератора линейно возрастает, а затем линейно падает, управление РС 6 осуществляется от счетного триггера 8 при состоянии "о" (РС 6 вычитает, при "1" РС 6 суммирует). В случае, когда выходная частота возрастает по линейному закону, а после скачкообразно возвращается к начальной частоте, управление РС 6 осуществляется импульсом с выхода УДЧ 7, поступающим на вход предварительной установки РС 6, благодаря чему происходит возврат к начальной частоте, а РС 6 постоянно вычитает. В случае, когда выходная частота уменьшается по линейному закону, после происходит возврат к максимальной частоте, РС 6 постоянно суммирует, а сигнал с выхода УДЧ 7 производит предварительную установку РС 6. В цифровом генераторе обеспечивается регулирование периода девиации, средней частоты и величины девиации соответственно УДЧ 5, РС 6 и УДЧ 7. 1 ил.