Умножитель частоты Советский патент 1988 года по МПК H03B19/00 

/Ля

J2a

ts5

ч1 СП СЛ 1С

1

Изобретение относится к радиотехнике и может быть использовано для :умножения частоты в аппаратуре при- емо-передачи информации и в системах передачи устройств вычислительной техники.

Цель изобретения - повьшение точ- : ко-стн y шoжeния.

: Иа чертеже представлена структурная электрическая схема предложеи- його 5 -1НО5Китф1я частоты.

Умножитель частоты содержит первый делитель I частоты, счетчик 2, реверсивный счетчик 3, блок 4 сравнения, второй делитель 5 частоты, первый 6 н второй 7 триггеры, пер вмй элемент HJIIi 8, первый элемент И Э,, зторой элемент ИЛИ 10, второй И и третий 12 элементы И и третий элемент ИЛИ 13,

Умножитель частоты работает еле™, дзпощйм образом,

При подаче пускового сигнала на второй вход элемента И 11 сигнал входной частоты fax через элемент И И устанавливает в начальное состояние счетчик 2, делитель 1 и 5 часто- ты, реверсивный счетч1Пч 3 и через элемент ИЛИ 13 триггер 7 Сигнал опорной частоты fon поступает на счетный вход счетчика 2. При совпаде НИИ выходных кодов счетчика 2 и ре версивного счетчика -3 на выходе блока 4 сравнения появляется сигнал выходной частоты f)W)i. который поступает на счетный -вход делителя 5 частоты и через элемент ИЛИ 8 устанавливает в состояние О счетчик 2. При переполнении делителя 5 частоты импульс переполнения с его выхода поступает через элемент ИЛИ 10 на вход триггера 7 и устанавливает его Б единичное состояние,, выходной сигнал через элемент и 9 разрешает поступление на вход делителя частоты 1 сигналов опорной частоты Го„ . Сиг налы переполнения с выхода делителя 1 частоты поступают иа счётный вход реверсивного счетчика 3. Msi-fe некие кода на выходах реверсивного счетчика 3 вызьшает соответствующее изменение выходной частоты. Процесс изменения кода продолжается до момента прихода на счетный вход триггера 7 через элемент ИЛИ 10 импульса входной часто fg .

При поступлении и шyльca входной частоты и импульса переполнения де27552 2

лителя 5 частоты на вход триггера 7 в другой последователь ности процесс изменения кода реверсивного счетчиг ка 3 происходит аналогично, при этом счетчик 3 переходит из режима сложения в режим вычитания, который задает триггер 6. Если эти импульсы совпадают хотя бы частично, то имtO пульс совпадения, выделяющийся элементом И 12, через элемент ИЛИ 13 поступает на вход установки триггера 7 и устанавливает его в исходное состояние, т.е. код реверсивного счет15 чика 3 не изменяется и выходная частота остается неизменной.

Формула изобретения

20 Умножитель частоты, содержавший последовательно соединенные первый элемент ИЛИ и счетчик, поразрядные выходы которого соединены С соответствующими входами первой группы вхо25 дов блока сравнения, последовательно соединенные первый элемент И, .первый делитель частоты и реверсивный счетчик, поразрядные выходы которого соединены с соответствующими

30 входами второй группы входов блока . сравнения, второй элемент И, выход которого соединен с установочным входом второго делителя частоты, уС тановочным входом первого делителя

с частоты, группой установочных входов реверсивного счетчика и первым входом первого элемента ИЛИ, первый триггер, выход которого соединен с управляющим входом реверсивного счет40 чика, второй элемент ИЛИ, выход которого соединен со счетным входом второго триггера, хЭыход которого соединен с первым входом первого элемента Hj при этом выход второго де45 лителя частоты соединен с вторым входом второго элемента .ИЛИ и вторьтм установочным входом первого триггера, первьй вход второго элемента И соединен с первым входом второго эпе

мента ИЛИ и первым установочным

входом первого триггера, точка их соединения является сигнальным входом умножителя частоты, выход блока сравнения соединен с вторым входом первого элемента ИЛИ и счетным входом второго делителя частоты и является выходом умножителя частоты, счетный вход счетчика соединен с вторым входом первого элемента И, точка их со3U27552

единения является входом опорной час-и третий элемент ИЛИ, выход которого

тоты умножителя частоты, а второйсоединен с установочным входом втовход второго элемента И является вхо-рого триггера, при этом второй вход

дом пускового сигнала умножителятретьего элемента ИЛИ соединен с вычастоты, отличающийсяходом второго элемента И, а первый

тем, что, с целью повьппения точностии второй входы третьего элемента И

умножения, в него введены последо-соединены соответственно с первым и

вательно соединенные 1 ретнй элемент И ;вторым входами второго элемента ИЛИ.

Изобретение отнбсится к радио- технике и может использоваться для З множения частоты а аппаратуре прие- мо-передачи информащш и в системах передачи устр-в вычислительной тех- НИКИ. Цель изобретения - повышение точности умножения.. Умножитель частоты содержит два делителя частоты (ДЧ) 1,5, счетчик 2 реверсивный счетчик (РС) 3,. блок 4 сравнения, триггеры 6, элементы ИЛИ 8, 10, элементы И 9, П. С целью повышения точности умножения введены элемент И 12 и элемент ИЛИ 13. Изменение кода на выходах PC 3 вызывает соот ветствующее изменение выходной.час- TOTbi, Процесс изменения кода продолжается до момента прихода .на счет- Hbiii вход триггера 7 через элемент . ИЛИ iO импульса входной частоты fef. При поступленни импульса fg и импульса переполнения ДЧ 5 на вход г триггера 7 с другой последовательностью PC 3 переходит из режима сложения в режим вычитания, который задает триггер 6. Если импульсы совпадают хотя бы , то импульс совпадения, вьщеляющийся элементом И 12, через элемент ИЛИ 13 поступает на вход установки триггера 7 и устанавливает его в исходное состояние, т.е. код PC не изменится и выходная частота остается неизменной. 1. Ш1. О SS со