Устройство для измерения среднего значения случайных процессов Советский патент 1990 года по МПК G06G7/52 

о: о со

4 О 05

Изобретение относится к автоматике и вычислительной технике и может быть использовано для анализа сигналов, изменение которых носит случай:-, ный характер (например, при статис- тическом контроле, в приборах для выделения полезного сигнала, на фоне помех, устройствах для обработки медико-биологической информации и т.д.).

Цель изобретения - повьпиение точности.

На фиг, 1 изображена структурная схема предлагаемого устройства; на фиг. 2 фиг. 21 - временные диаграм- мы, пояснягацие работу устройства.

Устройство содержит второй элемент 1 задержки, второй сумматор 2, второй ключ 3, первый элемент 4 задержки, инвертор 5, блок 6 умножения, блок 7 определения максимумов, первый Интегратор 8, первый сумматор 9, блок 10 деления, второй элемент 11 памяти, первьй ключ 12, второй интегратор 13, третий элемент 14 задержки, первый элемент 15 памяти, блок 16 синхрони- ващш и третий сумматор 17.

Устройство работает следующим образом,

До момента t запуска блока 16 синхронизации устройство находится в исходном состоянии При этом блок 16 ве вырабатывает управляющих импульсов и сигналы на его четырех выходах равн нулю. Поэтому ключ 12 (а также ключ 3 закрыты и входной сигнал U,(t), представляющий собой случайньш процесс со средним значением (математическим ожиданием) :

ш

t 6 &,

m(t)

4и

t- С,

не поступает в схему (здесь и соответственно истинные значения среднего значения до и после неизвестного момента о ц изменения среднего значения, момент изменения математического ожидания может принимать значения в интервале от t j,-i-( ; „ до

Ч- n1ax причем V

(ТИП

о, а

L

max

Т,

где Т - время анализа случайного процесса в устройстве),

В статическом состоянии интегратор 8,интегратор 13 и элементы 11 и 15 памяти готовы к работе. Сигналы на их выхо- дах равны нулюо В результате напряжения на всех входах и выходах остальных блоков схемы также равны нулю.

Сигналы на выходах устройств а для измеренных средних значений а и а„ процесса до и после момента изменения отсутствуютс

Работа устройства начинается с момента t. Блок 16 вырабатывает на своем первом выходе импульс прямо- . угольной формы (фиг. 2) длительностью Т от момента tg до момента времени На втором выходе блока 16 формируется короткий импульс сброса (фиго 3), начинающийся через время 2т t-Tpg после момента t запуска блока 16 (здесь Тper - выбирается минимальным, но достаточным для регист- рап;ии измереннь х средних значений а

А

И а

процесса до и после момента изменения).

20

5

0

35

40

50

Импульс с первого выхода блока 16 поступает на управляющий вход ключа 12 и открывает его на время Т, В течение этого времени входной сигнал U,(t) поступает в схему.Сигнал на выходе ключа 12 без учета флуктуирующей составляющей случайного процесса изображен на фиг. 4. С выхода ключа 12 сигнал U(t) поступает на вход интегратора 8. Проинтегрированный в нем сигнал (фиг. 5) складывается в сумма- торе 9 с таким же сигналом, но задержанным на время Т элементом 4 задержки (фиг. 6) и инвертированным в ин- верторе 5 (фиг„ 7) Сигнал с выхода сумматора 9 (фиг. 8) поступает на вход блока 10 деления. На вход делителя блока 10 поступает сигнал, сфор- мированньш блоками 16,17 и 13. Этот сигнал имеет форму равнобедренного треугольника с основанием 2Т и вер- пшной, расположенной в точке Т. Действительно, блок 16 на своем третьем

45 выходе генерирует импульс (фиг. 9) длительностью Т прямоугольной формы

: отрицательной полярности с амплитудой, равной амплитуде импульса на первом выходе блока 16 и начинающийся через время Т после начала работы устройства. Этот импульс складывается в сумматоре 17 с импульсом, вырабатываемым на первом выходе блока 16 (фиг. 2)о Двуполярный импульс с выхода сумматора 17 (фиг. 10) интегрируется в интеграторе 13 иприобретает требуемую треугольную форму (фиг. 11). В результате на выходе блока 10 деления имеем сигнал (фиг. 2),

К, I x(t ) dt /(t-to), ,

Изобретение относится к автоматике и вычислительной технике и может быть использовано для анализа сигналов, изменение которых носит случайный характер, например, при статистическом контроле, в приборах для выделения полезного сигнала на фоне помех, устройствах для обработки медико-биологической информации. Цель изобретения - повышение точности. Устройство содержит три элемента задержки 1, 4 и 14, три сумматора 2,9 и 17, два ключа 3 и 12, инвертор 5, блок 6 умножения, блок 7 определения максимумов, два интегратора 8 и 13, блок 10 деления, два элемента памяти 11 и 15, блок 16 синхронизации. Устройство вычисляет средние значения случайного процесса до и после неизвестного момента изменения среднего значения. 21 ил.

U,o(t)1

t..r

K, j x(t ) dt /(2T t tj,t), ,

где K - коэффициент, учитывающий коэффициенты передачи интеграторов 8 и 13.10

Сигнал с выхода блока 10 поступает вход блока 6 умножения, на другой д которого поступает сигнал с выхосумматора 9 (фиг. 8). С выхода бло-15 6 (фиг, 13) сигнал поступает на д сумматора 2, где он складывает-t-T-to+ T

1 x(t ) г x(t )cit l U.,(t)K, -- - ---4 -J

СЯ CO св жанной э Т. Б рез имеем си Следует сигнала раны так составляю сигнал на

делах от

t - Т- t,

2T-t- t,

всегда имеет наибольшее значение в момент времени изменения среднего значения задержанного на время Т ана- лизируемого случайного процесса, при различных значениях математического ожидания до и после момента изменения. Кроме того, перечисленные блоки обеспечивают максимальную и слабо отлича- 30 ющуюся между собой крутизну на участках - кривьк (фиг, 15) до и после момента изменения среднего значения. Сигнал - с выхода сумматора 2 поступает на вход ключа 3, на управляющий вход ко- 35 торого с четвертого выхода блока 16 подается сигнал, йзображенньй на фиг, 16,. Этот сигнал открывает ключ 3 только на время, когда возможно появление момента изменения среднего 40 значения случайного процесса, тем самым исключается возможность срабатывания блока 7 определения максимумов из-за флуктуации входного сигнала в оменты, когда не ожидается изменение 45 среднего значения процесса.

Таким образом, сигнал с выхода ключа 3 (фиг, 17) поступает на вход блока 7 определения максимумов. Блок 7 50 в момент достижения сигналом U2(t) наибольшего значения вырабатывает импульс, йзображенньй на фиг. 18, Своим передним фронтом этот импульс заставляет сработать элементы 11 и 13 па- ее МЯТИ-. В это время на входе элемента 11 памяти присутствует сигнал с блока 10 деления (фиг. 12), который в момент равен (без учета

СЯ CO своей копией (фиг. 14), задержанной элементом 1 задержки на время Т. Б результате на выходе сумматора 2 имеем сигнал,- изображенньш на фиг.15. Следует отметить, что преобразования сигнала в блоках 1,2,4-6, 8-10 подобраны так, что без учета флуктуирующей составляющей анализируемого процесса сигнал на выходе сумматора 2 в пределах от t + Т до t + 2Т, равный

Ч+ .c

to ,

флуктуации) среднему значению процесса после момента изменения. Это значение (фиг. 19) запоминается элементом 11 памяти и поступает на выход устройства, соответствую ций измеренному среднему значению процесса после изменения. С другой стороны, на вход элемента 15 памяти поступает сигнал с выхода блока 10 (фиг. 12), задержанный на время Т элементом 14 задержки (фиг. 20). Этот сигнал в мо-. мент tp + () равен (без учета флуктуации) среднему значению процесса до момента изменения. В результате в момент tg+ o j-t-T элемент 15 памяти фиксирует HSMejieHHoe среднее значение до момента изменения, которое с выхода элемента 15 (фиг, 21) поступает на выход устройства, соответствующий памяти измеренному среднему значению процесса а до момента изменения. Следует отметить, что отклонение значения входгых сигналов элементов 11 и -15 памяти от истинных средних значений за счет флуктуации минимально именно в момент + чем достигается высокая точность измерений средних значений Цикл измерения вершается выработкой блоком 16 на своем втором выходе короткого отрицательного импульса, которьй поступает на входы сброса интеграторов 8 и 13, элементов Ни 15 памяти и блока 7 определения максимумов и приводит тем самым устройство в исходное состояние В результате устройство готово к новому циклу измеренияg

Следует отметить, что значения коэффициентов передачи блоков уст- ройстваэ определяю1цие величину К,, не влияют на точность измерения среднего знс Чения случайного процесса и выбираются в зависимости от конкретных условий работы устройства так, чтобы согласовать динамические диапазоны входного сигнала и используе- мых типовых блоков. Формула изобретения

Устройство для измерения среднего значения случайных процессов, содержащее два интегратора, блок определе- ния максимумов, первый элемент памяти, блок синхронизации, блок деления и первьй ключ, информационньш вход которого является информационным входом устройства, а выход соединен с инфор- мационным входом первого интегратора выход блока определения максимумов подключен к входу разрешения записи первого элемента памяти, выход которого является информационным выходом среднего значения до момента .изменения процесса устройства, отличающееся тем.

шения точности, в

что, него

с целью повы- введены три элемента задержки, три сумматора, второй ключ, инвертор, блок умножения и второй элемент памяти, причем выход первого интегратора соединен с первым входом первого сумматора и через последовательно соединенные первый элемент задержки и инвертор - с вторым входом первого cyMMaTopaj вып

5 0 5

0

ход которого подключен к входу делимого блока деления и к первому входу блока умножения, выход которого соединен с первым входом второго сумматора и через второй элемент задержки - с вторым входом второго сумматора, iвыxoд которого подключен к информаци- юнному входу второго ключа, выход ко- ,торого соединен с,информационным вхо- |дом блока определения максимумов, выход которого подключен к входу разрешения записи второго элемента памяти, выход которого является информационным выходом среднего значения после момента изменения процесса устройства, первьш вьщод блока синхронизации соединен с управляющим входом первого ключа и с первым входом третьего сумматора, выход которого подключен к информационному входу второго интегратора, выход которого соединен с входом делителя блока деления, вькрд которого подключен к втором входу блока умножения, к информационному входу второго элемента памяти и через третий элемент задержки к информационному входу nepBoi o элемента памяти, второй выход блока синхронизации соединен с входами сброса первого и второго интеграторов, блока определения максимумов и первого и второго элементов памяти, третий выход блока синхронизации соединен с вторым входом третьего сумматора, четвертый выход блока синхронизации подключен к управляющему входу второго ключа.

16034U6 Фмг I{ /

VT

Фип. 5 Фнр.

t, 1,|-и -VT

.

t,+TVT+I. ,

Vtu VT

tn-«-T -t,«:

«Tu

J Фиг.16

I

Тч-г

:pMP.ft

It

Фир.З

t

Фиг.ао

Фиг. SI

uu

t