Аналого-цифровой преобразователь Советский патент 1990 года по МПК H03M1/36 

20

л5 Юо

У1

Изобретение откосится к вьмисли- татиьной технике и может быть исполь- зозако 3 системах преобразования формь информации,

Цель изобретения - повьшение точности

На фиг., 1 приведена функциональная схема преобразователя, на фиг о 2 функциональная схема блока -управления; на фиг о 3 и 4 - временны диаграммы работы преобразоват еля.

Преобразователь (фиг.1) содержит генератор 1 парафазных сигналов, блоки 2 и 3 задержки, коммутаторы 4 и 5, блоки 6 и 7 формирования уровней квантования,, квантователи 8 и 9 преобразователи 10 и 11 напряжение - код, блок 1-2 управления, регистры 13 и 14, блоки 15 и 16 элементов И, элемент ИЛИ 17,. регистр 18, шину 19 преобразуемого сигнала, выходную шину 20.

Блок управления (фиг, 2) содержит .цифровые компараторы 21 и 22, инвер- торы 23 и 24, элементы И 25 и 26, RS-триггеры 27 и 28, формирователи 29 и 30 коротких импульсов, элемент

-ИЛИ 31.

{ На диаграммах (фиг 3 и 4) обозначено: q и q;2. уровни квантования квантователя 8°, q j,, . ква тования квантователя 9 1, 1 - па- рафазные сигналы генератора 1 1, la,q - эти же задержанные сигналы.

Аналого-цифровой преобразовател;ь

работает следуюно м образом,

В исходном состоянии на выходах

генератора 1 сигналы отсутствуют, на выходах блоков б и 7 установлены уровни квантования, которые воздей- ствуют на первые входы соответственно квантователей 8 и 9„ На вторые входы квантователей 8 и 9 воздействует преобразуемьш сигнал.

Преобразование начинается с появ лением сигналов на выходах генератора 1, Сигнал с первого выхода генератора 1 поступает через первый канал коммутатора 4 на вход блока 6 и вход преобразоват(2ля 10, Этим

сигналом модулируются уровни квантования квантователя 8, Одновременно с этим с второго выхода генератора через первьй канал коммутатора 5 на вход блока 7 и вход преобразователя 11 поступает сигнал, парафазный сигналу на первом выходе генератора 1. Этим сигнапом модулируются, зфовни квантователя 9

В момент равенства преобразуемого сигнала с одним из модулированных уровней происходит переключение соответствующего компаратора квантователя 8 или квантователя 9. На выходе соответств .тощего .квантователя, например на выходе квантователя 8, изменяется сигнал. Этот сигнал воздействует на первьй вход блока 12. Под воздействием этого сигнала на первом выходе блока 12 появляется импульс, стробирующий преобразователь 10 и регистр 13, в результате чего цифровое значение квантованной величины преобразуемого сигнала считывается из квантователя 8.и записывается в регистр 13, где осуществляется также дешифрация унитарного кода в параллельный двоичньн КОД . Одновременно с этим преобразователем 10 определяется цифровое значение вспомогательного сигнала, соответствующее его величине в момент срабатывания компаратора кв.антователя 8. Под воздействием импульса с третьего выхода блока 12 на третий вход блока 15 цифровые значения с выхода преобразователя 10 и регистра 13 поступают через блок 15 и элемент ИЛИ 17 на регистр 18, Запись результата аналого-цифрового преобразования в регистр 18 осугчествляется при появлении импульса на седьмом выходе блока 12.

Перед пояктением импульса на седьмом выходе блока 12 импульсом на пятом выходе этого блока коммутатор 4 переключается на второй канал. Начинается .новьн цикл аналого-цифрового преобразования, в котором аналого- цифровой преобразователь работает iаналогично рассмотренному.

В случае, если-в первом цикле аналого-цифрового преобразования переключение соответствующего компаратора квантователя 9 происходит раньше, чем переключение соответствующего компаратора квантователя 8, то отличием от рассмотренного в работе аналого-цифрового преобразователя будет лишь то., что управпякщие сигналы будут появляться соответственно на втором входе, втором, четвертом и шестом выходах блока 12 и воздействовать на соответствуюп е входы соответственно преобразователя 11, регистра 14j блока 16 и коммутатора 5 о

После окончания второго цикла начинается третий цикл аналого-цифрового преобразователя и т.д. В кон- це каждого цикла осуществляется переключение каналов коммутатора 4 последовательно с первого канала на второй, с второго на третий и т.д. и, наконец, в последнем цикле п-го канала на первьй канал после каждого срабатывания компараторов квантователя 8 и аналогичное переключение каналов коммутатора 5 после каждого срабатывания компараторов квантователя 9. За период изменения вспомогательных сигналов генератора 1 на выходе аналого-цифрового преобразователя будет получено п цифровых .отсчетов, где п - число сдвинутых по фазе вспомогательных сигналов или, что то же самое, количество каналов коммутатора 4 или 5,

Формула изобретения I

1. Аналого-цифровой преобразователь, содержащий первьй блок формирования уровней квантования, выход которого соединен с первым входом пжрвого квантователя, второй вход которого является шиной преобразуемого сигнала, а выход соединен с информационным входом первого регистра и первым входом блока управления, первый выход которого соединен со стробирующим входом первого регистра, второй регистр, выходы которого являются выходной шиной, генератор парафазных сигналов, пер-вый преобразователь напряжение - код, о т - личающийсятрм, что, с целью повышения точности, в него введены два секционированных блока задержки, два коммутатора, второй блок формирования уровней квантования, второй квантователь, второй преобразователь напряжегае - код, два

16

блока элементов И, элемент ИЛИ и третий регистр, причем первый выход генератора парафазных сигналов соединен с первым информационным входом первого коммутатора и входом первого блока задержки, выходы которого соединены с соответствующими вторьгми информационными входами первого коммутатора, второй выход генератора парафазных сигналов соединен с первым информационным входом второго коммутатора и входом второго блока задержки, выходы которого соединены

1615885

с соответствукщими вторымт-t информационными входами ВТОРОГО коммутатора, выход которого через второй блок формирования уровней квантования соединен с первым входом второго квантователя и непосредственно с информационным входом первого преобразователя напряжение - код, выход пер- д вого коммутатора соединен с входом первого формирователя уровней квантования и информационным входом второго преобразователя напряжение - код, стробирующий вход которого соед,инен с первым выходом блока управления, а выходы соединены соответственно с первыми входами первого блока элемента И, второй вход блока - тграштнния объединен с информацион- 0 ньм входом третьего регистра и соединен с выходом второго квантователя, второй вход которого объединен с вторым входом первого квантователя, второй выход блока управления соеди - 5 нен со стробируемыми входами первого преобразователя напряжение - код и третьего регистра, выход которого и выходы первого преобразователя напряжение - код соединены соответст- с первыми и вторыми входами второго блока элементов И, выходы первого регистра соединены с соответ- ствуюЕцими вторыми входами первого блока элементов И, третьи входы первого и второго блоков элементов И соединены соответственно с третьим к четвертым выходами блока управления, .пятый и шестой выходы которого сое.цинены соответственно с управляющими входами первого и второго коммутаторов, выходы первого и второго блоков элементов И соединены через элемент ИЛИ с информационным входом второго регистра, стробируняций вход которого соединен с седьмьв выходом

0

5

0

5

блока управления.

2. Преобразователь по п.1, о т- личающийся тем, что блок управления выполнен на элементе ИЛИ,

двух формирователях коротких им- пульсов, двух RS-триггерах, двух элементах И,двух цифровых компараторах и двух инверторах, первьй зход первого инвертора объединен

с первым входом первого цифрового компаратора и является первым входом блока, а выход инвертора соединен с вторым входом цифрового компаратора, выход которого соединен г

п1ервым входом первого элемента И и я|вляется первым выходом блока, вто- вход первого элемента И. соединен с инвщзсным выходом первого RSr-триг- гера, а выход со.единен с S-входом в горого RS-триггера, R-втод которого оръе,цинен с R-вхрдом первого RS-триггера и соединен с выходом элемента ЙПИ, который является седьмым выходом блока, инверсный выход второго Е8 триггера соединен с первым входом второго элемента И, прямой выход является третьим выходом блока и соединен с входом первого формирова- т1еля коротких импульсов, выход кото- рЬго является пятым в жодом блока и соединен с первьм входом элемента

ИЛИ, второй вход, которого соединен с выходом второго формирователя коротких импульсов, которьй является шестым выходом блока, вход второго формирователя коротких импульсов соединен с прямым выходом первого RS-триггера, который является четвертым выходом блока, S-вход первого RS-триггера соединен с выходом вто- рого элемента И, второй вход которого соединен с вькодом второго цифрового компаратора, которьш является вторым выходом блока, первьй вход цифрового компаратора объединен с входом второго и является вторым входом блока, а второй вход соединен с выходом второго инвертора,

Изобретение относится к вычислительной технике и может быть использовано в системах преобразования формы информации. Изобретение позволяет повысить точность. Это достигается тем, что в устройство, содержащее блок 6 формирования уровней квантования, квантователь 8, регистр 13, преобразователь 10 напряжение-код, регистр 18, блок 12 управления, генератор 1 парафазных сигналов введены коммутаторы 4, 5, блоки 2, 3 задержки, блок 7 формирования уровней квантования, квантователь 9, преобразователь 11 напряжение - код, регистр 14, блоки элементов И 15, 16, элемент ИЛИ 17. 1 з.п. ф-лы, 4 ил.

1

Физ.Ь