Устройство автоматической дискретной регулировки коэффициента передачи Советский патент 1990 года по МПК H03G3/20 

ON ч

c

43 00

; Изобретение относится к радиотехнике |1 может быть использовано в автоматике, Ьвязи, электронном приборостроении, электроизмерительной и преобразоЕзательной технике.

Целью изобретения является увеличение быстродействия,

На чертеже представлена структурная электрическая схема устройства автомати- неской дискретной регулировки коэффици- энта передачи.

Устройство содержит дискретно упраз- тяемый аттенюатор (ДУА) 1, аналого-цифровой преобразователь (АЦП) 2, цифровой пиковый детектор 3, первый сумматор 4, |зегистр 5, второй сумматор 6, мультиплексор 7, делитель 8 частоты, элемент 9 задержки и элемент И 10.

Устройство автоматической дискретной регулировки коэффициента передачи работает следующим образом.

Аналоговый сигнал проходит с входа на ыход через ДУА 1. Выходной аналоговый сигнал преобразуется логарифмическ лм АЦП 2, выходной код которого может изменяться в пределах от минимального (нулевого) до макси1 1ального значения, определйемого разрядностью АЦП 2. АЦП 2 работает в режиме |Непрерывного преобразования, по окончакии |каждого цикла которого выдает на выхо д окончания преобразования импульс, тактируя работу устройства, 8 цифровой пиковый де- текторЗ записывается выходной код АЦП 2, если текущее значение этого кода превышает хранящееся в пиковом детекторе 3.

Второй сумматор 6 осуществляет сложение выходного кода цифрового пикового детектора 3 и кода управления ДУА 1, следовательно, выхо,цной код второго сумматора 6 учитывает состояние ДУА 1 и величину пикового значения выходного сигнала устройства. Выходной код второго сумматора 6 поступает на один вход первого сумматора 4, на другой вход которого подается код опорного уровня, соответствующий установившемуся значению выходного сигнала устройства. Первый сумматор 4 осуществляет операцию вычитания кода опорного уровня из выходного кода второго сумматора 6. Новое значение кода управления ДУА 1 записывается в регистр 5 по фронту импульса с выхода мультиплексора 7.

На выход мультиплексора 7 проходят импульсы окончания преобразования с о,ц- ноименного выхода АЦП 2 либо через элемент 9 задержки, либо через последоаательно соединенные элемент 9

задержки и делитель 8 частоты. В дежурном режиме импульсы записи в регистр 5 и на вход сброса цифрового пикового детектора 3 следуют с частотой импульсов на выходе

окончания преобразования АЦП 2. Время задержки элемента 9 задержки выбирается таким, чтобы время распространения импульса от его входа до выхода мультиплексора 7 превышало время распространения

сигнала от выхода АЦП 2 до входа регистра 5.

Управление мультиплексором 7 и предварительная установка делителя 8 частоты осуществляются выходным сигналом элемента И 10. В рабочем режиме, когда АЦП 2 / регистр 5 не находятся ни в нулевом состоянии, ни в состоянии переполнения,которые фиксируются сигналами на выходах ограничения цифрового пикового детектора

3 W сумматора 4, выходной сигнал элемента И 10 равен нулю и регулировка осуществляется с частотой ииг ульсов на выходе делителя 8 частоты.

Формула изобретения

Устройство автоматической дискретной

регулировки коэффициента передачи, содержащее последовательно соединенные дискретно управляемый аттенюатор, аналого-цифровой преобразователь и цифровой

пиковый детектор, последовательно соединенные первый сумматор и регистр, выход которого подключен к управляющему входу дискретно управляемого аттенюатора, последовательно соединенные делитель частоты W мультиплексор, выход которого подключен к входу сброса цифрового пикового детектора, а также элемент задержки, элемент И, причем выход элемента-И подключен к управляющим вхс|дам делителя частоты и мультиплексора, отличающееся тем, что, с целью увеличения быстродействия, введен второй сумматор, входы которого соединены с выходами цифрового пикового детектора и регистра, а выход - с одним из

входов первого сумматора, при этом выход окончания преобразования аналого-цифрового преобразователя подключен к входу записи цифрового пикового детектора и через элемент задержки к входу делителя частоты и другому входу мультиплексора, выход которого соединен с входом записи регистра, а входы элемента И подключены к выходам ограничения цифрового пикового детектора и первого сумматора, другой вход

которого является входом кода опорного уровня, причем аналого-цифровой преобразователь выполнен логарифмическим.

Изобретение относится к радиотехнике и может быть использовано в автоматике, связи, электроизмерительной и преобразовательной технике. Цель изобретения - увеличение быстродействия. В устройстве, содержащем дискретно-управляемый аттенюатор 1, аналого-цифровой преобразователь 2, пиковый детектор 3, первый сумматор 4, регистр 5, второй сумматор 6, мультиплексор 7, делитель 8 частоты, элемент 9 задержки и элемент И 10, формирующийся код управления затуханием дискретно-управляемого аттенюатора 1 определяется текущим значением выходного сигнала и предыдущим состоянием аттенюатора 1. Скорость управления в рабочем режиме меньше скорости управления в дежурном режиме, когда входно сигналд выфходит за пределы установленного динамического диапазона, и определяется коэффициентом деления делителя 8 частоты, при этом режимы определяются элементом И 10 по сигналам на выходах ограничения цифрового пикового детектора 3 и первого сумматора 4. 1 ил.